找到约 1,164 条结果
www.eeworm.com
Verilog hdl语言 伽罗华域GF（q）乘法器设计，可使用modelsim进行仿真
2013-12-27 18:53:01
下载 76
查看 1,133
www.eeworm.com
GPS对应的CA短码发生电路的VHDL描述程序，附带modelsim仿真用源文件
2014-01-04 18:17:09
下载 149
查看 1,038
www.eeworm.com
i2c硬件程序,字节读、字节写，在modelsim6.0通过编译
2017-06-05 10:08:02
下载 32
查看 1,053
www.eeworm.com
8051内核的设计，用Verilog硬件描述语言实现，在modelsim环境下进行仿真。
2017-07-27 20:27:02
下载 147
查看 1,060
www.eeworm.com
奇偶校验码的VERILOG源码，为MODELSIM下的一个工程。有测试文件。
2014-01-22 00:39:15
下载 169
查看 1,346
www.eeworm.com
用VHDL写的运动计时表程序，用Modelsim仿真已经通过，帖出来与大家分享。
2014-01-25 18:45:01
下载 29
查看 1,092
www.eeworm.com
这是基于verilog语言写的，是基于fpga的数字锁相环的设计，用modelsim打开
2014-01-24 03:46:17
下载 112
查看 1,061
www.eeworm.com
清除系统各个位置垃圾文件的批处理程序，虽然不是什么独创的程序，但却非常实用，我一直在用！
2016-01-16 10:37:01
下载 97
查看 1,064
www.eeworm.com
普通io口模拟串口程序，比一般网站上边的要好些，不知道和我们这里的比会是什么结果
2014-01-07 04:34:01
下载 109
查看 1,154
www.eeworm.com
介绍PID算法是什么，从古时候说到如今，例子也举得很好，希望对有志于学习pid同学们有帮助
2025-11-19 14:56:32
下载 8
查看 251
www.eeworm.com
只能接收陈述语句的训练，如“苹果是红的”，也可用陈述句提问，如“苹果是什么”
2014-01-25 14:32:21
下载 82
查看 1,071
www.eeworm.com
最近一个项目，需要知道FLASH的SWF格式中第几帧是什么内容，因此本文档对SWF文件格式分析很重要
2014-10-30 04:15:03
下载 131
查看 1,038
www.eeworm.com
这是一段启动代码，我也不知道是什么的，自己下这看一下吧，应该有点用的
2014-01-24 12:18:01
下载 37
查看 1,064
www.eeworm.com
结合截图，quartus2与ModelSim的联调的详细操作步凑，使初学者迅速上手
2014-01-08 15:26:09
下载 99
查看 1,026
www.eeworm.com
实时软件组件-RTSC
在使用TI的开发工具CCS中，里面有几个重要的概念，一直不太清晰，RTSC是什么，XDCTool是什么？包是什么？
2022-09-17 05:40:02
下载 9
查看 6,665
www.eeworm.com
FPGA实现RS-232串口收发的仿真过程（Quartus+Synplify+ModelSim）(2007-09-11 12:17:37)
结合FPGA的开发流程，主要走了以下几步：
1
2025-05-15 06:30:01
下载 1
查看 3,830
www.eeworm.com
前仿后仿都通过了，可以在modelsim上运行察看
2015-03-31 20:05:01
下载 63
查看 1,576
www.eeworm.com
通过modelsim 6。0仿真，quartus 综合通过。
2014-01-25 04:26:01
下载 75
查看 1,047
www.eeworm.com
介绍了除法器的设计，采用verilogHDL语言，利用modelsim仿真验证，压缩包中包含了流程图
2016-02-04 10:29:02
下载 115
查看 1,046
www.eeworm.com
前仿后仿都通过了，可以在modelsim上运行察看
2019-12-06 10:07:48
下载 2
查看 187