虫虫首页|资源下载|资源专辑|精品软件
登录|注册

您现在的位置是:虫虫下载站 > 资源下载 > VHDL/FPGA/Verilog > 介绍了除法器的设计

介绍了除法器的设计

  • 资源大小:83 K
  • 上传时间: 2016-02-04
  • 上传用户:lizibb
  • 资源积分:2 下载积分
  • 标      签: 除法器

资 源 简 介

介绍了除法器的设计,采用verilogHDL语言,利用modelsim仿真验证,压缩包中包含了流程图

相 关 资 源