找到约 5,063 条结果
www.eeworm.com
用verilog实现的记时器程序,在Quartus II上编译通过并成功运行
2013-12-17 04:15:07
下载 23
查看 1,227
www.eeworm.com
uart串口通信程序 用VERILOG HDL 编写 可以有效应用于FPGA上
2014-01-04 18:23:01
下载 30
查看 1,171
www.eeworm.com
这是一个用verilog语言设计的数字频率及的源代码，上传一下，供大家研究
2013-12-23 08:29:10
下载 135
查看 1,111
www.eeworm.com
用VHADL和Verilog HDL实现带进位的8位加减法器。
2016-07-12 20:33:02
下载 81
查看 1,801
www.eeworm.com
usb2.0的Verilog源代码,包含完整的源代码,没有测试激励文件
2013-12-17 02:55:04
下载 121
查看 1,096
www.eeworm.com
verilog语言在maxII的cpld芯片上实现ps2功能源代码
2016-07-27 20:02:02
下载 96
查看 1,090
www.eeworm.com
verilog仿真硬件的工具qiartus2的使用教程,内容简单易懂,初学必备
2014-01-10 21:01:10
下载 149
查看 1,124
www.eeworm.com
基于Verilog-HDL的硬件电路的实现 9.4 脉冲频率的测量与显示
2013-12-27 21:46:01
下载 186
查看 1,158
www.eeworm.com
TFT LCD 控制器的VERILOG 源代码程序,已在某项目上成功应用.
2016-08-12 10:09:01
下载 65
查看 1,105
www.eeworm.com
dp_xiliux 的 CPLD Verilog设计实验,7个LED演示.代码测试通过.
2014-12-20 06:31:04
下载 77
查看 1,095
www.eeworm.com
A clock writing by Verilog which can count from 00:00 to 23:59.
2016-10-12 10:19:01
下载 77
查看 1,112
www.eeworm.com
verilog写的数字频率计的控制模块,对程序进行控制
2013-12-08 13:28:07
下载 157
查看 1,077
www.eeworm.com
精通verilog HDL语言编程源码9——RS(204,188)译码器的设计
2013-12-20 22:08:01
下载 182
查看 1,239
www.eeworm.com
Verilog HDL下的4 位数字频率计控制模块源代码
2016-11-25 20:19:01
下载 55
查看 1,080
www.eeworm.com
用Verilog HDL / VHDL实现的数字频率计（完整实验报告）
2014-01-22 15:02:02
下载 117
查看 1,094
www.eeworm.com
是用verilog写得加法器以及计数器里面有测试文件（testbench），对于初学者来说这个可以用来参考下
2014-01-16 02:53:01
下载 48
查看 1,825
www.eeworm.com
用Verilog语言在FPGA内实现一256个采样点的正弦波，已尝试，挺好用的~~~
2017-03-18 00:07:02
下载 135
查看 1,411
www.eeworm.com
完整的用VERILOG语言开发的USB2.0 IP核源代码,包括文档
2017-05-14 20:21:02
下载 85
查看 1,120
www.eeworm.com
Abstract七段显示器在DE2可当成Verilog的console，做为16进位的输出结果。
2017-06-03 00:02:02
下载 106
查看 1,072
www.eeworm.com
王金明verilog书中第十章的例子
适合初学者
2013-12-09 01:36:26
下载 117
查看 1,096