_primary.vhd

来自「基于verilog hdl的UART串口发送子程序。」· VHDL 代码 · 共 5 行

library verilog;
use verilog.vl_types.all;
entity uart_txd_vlg_vec_tst is
end uart_txd_vlg_vec_tst;