lab4.hier_info

利用FPGA做出十进制加减法！带有进位借位显示

|lab4
CLR => process0~0.IN0
CLR => Y1[3].ACLR
CLR => Y1[2].ACLR
CLR => Y1[1].ACLR
CLR => Y1[0].ACLR
CLR => CO~reg0.ACLR
EN => process0~0.IN1
CTRL => process0~1.IN1
CTRL => process0~2.IN1
CLK => Y1[3].CLK
CLK => Y1[2].CLK
CLK => Y1[1].CLK
CLK => Y1[0].CLK
CLK => CO~reg0.CLK
CO <= CO~reg0.DB_MAX_OUTPUT_PORT_TYPE
Y[0] <= Y1[0].DB_MAX_OUTPUT_PORT_TYPE
Y[1] <= Y1[1].DB_MAX_OUTPUT_PORT_TYPE
Y[2] <= Y1[2].DB_MAX_OUTPUT_PORT_TYPE
Y[3] <= Y1[3].DB_MAX_OUTPUT_PORT_TYPE