📄 ctl_lcd.tan.rpt
字号:
; N/A ; 146.52 MHz ( period = 6.825 ns ) ; LCD:inst|Byte_cnt[7] ; LCD:inst|state.WR_Date ; clk ; clk ; None ; None ; 6.615 ns ;
; N/A ; 146.67 MHz ( period = 6.818 ns ) ; LCD:inst|Clear_cnt[9] ; LCD:inst|com_flag ; clk ; clk ; None ; None ; 6.557 ns ;
; N/A ; 146.86 MHz ( period = 6.809 ns ) ; LCD:inst|Clear_cnt[12] ; LCD:inst|breakpoint.WR_Date ; clk ; clk ; None ; None ; 6.548 ns ;
; N/A ; 146.97 MHz ( period = 6.804 ns ) ; LCD:inst|Clear_cnt[12] ; LCD:inst|datetemp[4] ; clk ; clk ; None ; None ; 6.543 ns ;
; N/A ; 147.02 MHz ( period = 6.802 ns ) ; LCD:inst|Byte_cnt[6] ; LCD:inst|datetemp[7] ; clk ; clk ; None ; None ; 6.562 ns ;
; N/A ; 147.10 MHz ( period = 6.798 ns ) ; LCD:inst|Clear_cnt[9] ; LCD:inst|datetemp[2] ; clk ; clk ; None ; None ; 6.516 ns ;
; N/A ; 147.15 MHz ( period = 6.796 ns ) ; LCD:inst|sub_state[0] ; LCD:inst|breakpoint.Init_LCD ; clk ; clk ; None ; None ; 6.556 ns ;
; N/A ; 147.21 MHz ( period = 6.793 ns ) ; LCD:inst|delay_cnt[14] ; LCD:inst|sub_state[1] ; clk ; clk ; None ; None ; 6.481 ns ;
; N/A ; 147.32 MHz ( period = 6.788 ns ) ; LCD:inst|Clear_cnt[4] ; LCD:inst|breakpoint.Clear_LCD ; clk ; clk ; None ; None ; 6.497 ns ;
; N/A ; 147.34 MHz ( period = 6.787 ns ) ; LCD:inst|delay_cnt[8] ; LCD:inst|sub_state[0] ; clk ; clk ; None ; None ; 6.475 ns ;
; N/A ; 147.71 MHz ( period = 6.770 ns ) ; LCD:inst|Byte_cnt[7] ; LCD:inst|datetemp[1] ; clk ; clk ; None ; None ; 6.509 ns ;
; N/A ; 147.86 MHz ( period = 6.763 ns ) ; LCD:inst|sub_state[1] ; LCD:inst|state.WR_Date ; clk ; clk ; None ; None ; 6.553 ns ;
; N/A ; 147.89 MHz ( period = 6.762 ns ) ; LCD:inst|sub_state[0] ; LCD:inst|breakpoint.Clear_LCD ; clk ; clk ; None ; None ; 6.522 ns ;
; N/A ; 147.93 MHz ( period = 6.760 ns ) ; LCD:inst|Byte_cnt[6] ; LCD:inst|sub_state[0] ; clk ; clk ; None ; None ; 6.499 ns ;
; N/A ; 147.97 MHz ( period = 6.758 ns ) ; LCD:inst|state.Init_LCD ; LCD:inst|sub_state[0] ; clk ; clk ; None ; None ; 6.476 ns ;
; N/A ; 148.04 MHz ( period = 6.755 ns ) ; LCD:inst|sub_state[4] ; LCD:inst|sub_state[0] ; clk ; clk ; None ; None ; 6.494 ns ;
; N/A ; 148.04 MHz ( period = 6.755 ns ) ; LCD:inst|Byte_cnt[6] ; LCD:inst|datetemp[0] ; clk ; clk ; None ; None ; 6.515 ns ;
; N/A ; 148.06 MHz ( period = 6.754 ns ) ; LCD:inst|Clear_cnt[9] ; LCD:inst|state.Clear_LCD ; clk ; clk ; None ; None ; 6.472 ns ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ; ; ; ; ; ; ; ;
+-----------------------------------------+-----------------------------------------------------+--------------------------+-------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
+-----------------------------------------------------------------------------+
; tco ;
+-------+--------------+------------+------------------+---------+------------+
; Slack ; Required tco ; Actual tco ; From ; To ; From Clock ;
+-------+--------------+------------+------------------+---------+------------+
; N/A ; None ; 13.002 ns ; LCD:inst|dout[4] ; dout[4] ; clk ;
; N/A ; None ; 12.649 ns ; LCD:inst|dout[7] ; dout[7] ; clk ;
; N/A ; None ; 12.609 ns ; LCD:inst|dout[3] ; dout[3] ; clk ;
; N/A ; None ; 12.606 ns ; LCD:inst|dout[0] ; dout[0] ; clk ;
; N/A ; None ; 12.603 ns ; LCD:inst|dout[6] ; dout[6] ; clk ;
; N/A ; None ; 12.385 ns ; LCD:inst|dout[2] ; dout[2] ; clk ;
; N/A ; None ; 12.379 ns ; LCD:inst|dout[5] ; dout[5] ; clk ;
; N/A ; None ; 12.199 ns ; LCD:inst|reset ; reset ; clk ;
; N/A ; None ; 11.934 ns ; LCD:inst|a0 ; a0 ; clk ;
; N/A ; None ; 11.926 ns ; LCD:inst|dout[1] ; dout[1] ; clk ;
; N/A ; None ; 11.836 ns ; LCD:inst|wr ; wr ; clk ;
; N/A ; None ; 11.755 ns ; LCD:inst|cs ; cs ; clk ;
+-------+--------------+------------+------------------+---------+------------+
+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
Info: Version 7.2 Build 151 09/26/2007 SJ Full Version
Info: Processing started: Mon Aug 04 13:54:49 2008
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off Ctl_LCD -c Ctl_LCD --timing_analysis_only
Warning: Found pins functioning as undefined clocks and/or memory enables
Info: Assuming node "clk" is an undefined clock
Warning: Found 1 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
Info: Detected ripple clock "fen50:inst1|clk0" as buffer
Info: Clock "clk" has Internal fmax of 128.17 MHz between source register "LCD:inst|Clear_cnt[8]" and destination register "LCD:inst|Clear_cnt[7]" (period= 7.802 ns)
Info: + Longest register to register delay is 7.571 ns
Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X11_Y12_N0; Fanout = 5; REG Node = 'LCD:inst|Clear_cnt[8]'
Info: 2: + IC(1.228 ns) + CELL(0.442 ns) = 1.670 ns; Loc. = LC_X11_Y13_N1; Fanout = 1; COMB Node = 'LCD:inst|Clear_cnt[0]~656'
Info: 3: + IC(1.259 ns) + CELL(0.114 ns) = 3.043 ns; Loc. = LC_X11_Y10_N0; Fanout = 4; COMB Node = 'LCD:inst|Clear_cnt[0]~657'
Info: 4: + IC(1.219 ns) + CELL(0.114 ns) = 4.376 ns; Loc. = LC_X12_Y12_N4; Fanout = 1; COMB Node = 'LCD:inst|Clear_cnt[0]~658'
Info: 5: + IC(0.720 ns) + CELL(0.114 ns) = 5.210 ns; Loc. = LC_X11_Y12_N8; Fanout = 16; COMB Node = 'LCD:inst|Clear_cnt[0]~659'
Info: 6: + IC(1.249 ns) + CELL(1.112 ns) = 7.571 ns; Loc. = LC_X11_Y13_N9; Fanout = 4; REG Node = 'LCD:inst|Clear_cnt[7]'
Info: Total cell delay = 1.896 ns ( 25.04 % )
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -