adder.hier_info

采用加法树流水线乘法构造八位乘法器

rst => reg10[16].ACLR
rst => reg10[17].ACLR
rst => reg10[18].ACLR
rst => reg10[19].ACLR
rst => reg10[20].ACLR
rst => reg10[21].ACLR
rst => reg10[22].ACLR
rst => reg9[0].ACLR
rst => reg9[1].ACLR
rst => reg9[2].ACLR
rst => reg9[3].ACLR
rst => reg9[4].ACLR
rst => reg9[5].ACLR
rst => reg9[6].ACLR
rst => reg9[7].ACLR
rst => reg9[8].ACLR
rst => reg9[9].ACLR
rst => reg9[10].ACLR
rst => reg9[11].ACLR
rst => reg9[12].ACLR
rst => reg9[13].ACLR
rst => reg9[14].ACLR
rst => reg9[15].ACLR
rst => reg9[16].ACLR
rst => reg9[17].ACLR
rst => reg9[18].ACLR
rst => reg9[19].ACLR
rst => reg9[20].ACLR
rst => reg9[21].ACLR
rst => reg9[22].ACLR
rst => reg9[23].ACLR
rst => reg8[0].ACLR
rst => reg8[1].ACLR
rst => reg8[2].ACLR
rst => reg8[3].ACLR
rst => reg8[4].ACLR
rst => reg8[5].ACLR
rst => reg8[6].ACLR
rst => reg8[7].ACLR
rst => reg8[8].ACLR
rst => reg8[9].ACLR
rst => reg8[10].ACLR
rst => reg8[11].ACLR
rst => reg8[12].ACLR
rst => reg8[13].ACLR
rst => reg8[14].ACLR
rst => reg8[15].ACLR
rst => reg8[16].ACLR
rst => reg8[17].ACLR
rst => reg8[18].ACLR
rst => reg8[19].ACLR
rst => reg8[20].ACLR
rst => reg8[21].ACLR
rst => reg8[22].ACLR
rst => reg8[23].ACLR
rst => reg8[24].ACLR
rst => reg7[0].ACLR
rst => reg7[1].ACLR
rst => reg7[2].ACLR
rst => reg7[3].ACLR
rst => reg7[4].ACLR
rst => reg7[5].ACLR
rst => reg7[6].ACLR
rst => reg7[7].ACLR
rst => reg7[8].ACLR
rst => reg7[9].ACLR
rst => reg7[10].ACLR
rst => reg7[11].ACLR
rst => reg7[12].ACLR
rst => reg7[13].ACLR
rst => reg7[14].ACLR
rst => reg7[15].ACLR
rst => reg7[16].ACLR
rst => reg7[17].ACLR
rst => reg7[18].ACLR
rst => reg7[19].ACLR
rst => reg7[20].ACLR
rst => reg7[21].ACLR
rst => reg7[22].ACLR
rst => reg7[23].ACLR
rst => reg7[24].ACLR
rst => reg7[25].ACLR
rst => reg6[0].ACLR
rst => reg6[1].ACLR
rst => reg6[2].ACLR
rst => reg6[3].ACLR
rst => reg6[4].ACLR
rst => reg6[5].ACLR
rst => reg6[6].ACLR
rst => reg6[7].ACLR
rst => reg6[8].ACLR
rst => reg6[9].ACLR
rst => reg6[10].ACLR
rst => reg6[11].ACLR
rst => reg6[12].ACLR
rst => reg6[13].ACLR
rst => reg6[14].ACLR
rst => reg6[15].ACLR
rst => reg6[16].ACLR
rst => reg6[17].ACLR
rst => reg6[18].ACLR
rst => reg6[19].ACLR
rst => reg6[20].ACLR
rst => reg6[21].ACLR
rst => reg6[22].ACLR
rst => reg6[23].ACLR
rst => reg6[24].ACLR
rst => reg6[25].ACLR
rst => reg6[26].ACLR
rst => reg5[0].ACLR
rst => reg5[1].ACLR
rst => reg5[2].ACLR
rst => reg5[3].ACLR
rst => reg5[4].ACLR
rst => reg5[5].ACLR
rst => reg5[6].ACLR
rst => reg5[7].ACLR
rst => reg5[8].ACLR
rst => reg5[9].ACLR
rst => reg5[10].ACLR
rst => reg5[11].ACLR
rst => reg5[12].ACLR
rst => reg5[13].ACLR
rst => reg5[14].ACLR
rst => reg5[15].ACLR
rst => reg5[16].ACLR
rst => reg5[17].ACLR
rst => reg5[18].ACLR
rst => reg5[19].ACLR
rst => reg5[20].ACLR
rst => reg5[21].ACLR
rst => reg5[22].ACLR
rst => reg5[23].ACLR
rst => reg5[24].ACLR
rst => reg5[25].ACLR
rst => reg5[26].ACLR
rst => reg5[27].ACLR
rst => reg4[0].ACLR
rst => reg4[1].ACLR
rst => reg4[2].ACLR
rst => reg4[3].ACLR
rst => reg4[4].ACLR
rst => reg4[5].ACLR
rst => reg4[6].ACLR
rst => reg4[7].ACLR
rst => reg4[8].ACLR
rst => reg4[9].ACLR
rst => reg4[10].ACLR
rst => reg4[11].ACLR
rst => reg4[12].ACLR
rst => reg4[13].ACLR
rst => reg4[14].ACLR
rst => reg4[15].ACLR
rst => reg4[16].ACLR
rst => reg4[17].ACLR
rst => reg4[18].ACLR
rst => reg4[19].ACLR
rst => reg4[20].ACLR
rst => reg4[21].ACLR
rst => reg4[22].ACLR
rst => reg4[23].ACLR
rst => reg4[24].ACLR
rst => reg4[25].ACLR
rst => reg4[26].ACLR
rst => reg4[27].ACLR
rst => reg4[28].ACLR
rst => reg3[0].ACLR
rst => reg3[1].ACLR
rst => reg3[2].ACLR
rst => reg3[3].ACLR
rst => reg3[4].ACLR
rst => reg3[5].ACLR
rst => reg3[6].ACLR
rst => reg3[7].ACLR
rst => reg3[8].ACLR
rst => reg3[9].ACLR
rst => reg3[10].ACLR
rst => reg3[11].ACLR
rst => reg3[12].ACLR
rst => reg3[13].ACLR
rst => reg3[14].ACLR
rst => reg3[15].ACLR
rst => reg3[16].ACLR
rst => reg3[17].ACLR
rst => reg3[18].ACLR
rst => reg3[19].ACLR
rst => reg3[20].ACLR
rst => reg3[21].ACLR
rst => reg3[22].ACLR
rst => reg3[23].ACLR
rst => reg3[24].ACLR
rst => reg3[25].ACLR
rst => reg3[26].ACLR
rst => reg3[27].ACLR
rst => reg3[28].ACLR
rst => reg3[29].ACLR
rst => reg2[0].ACLR
rst => reg2[1].ACLR
rst => reg2[2].ACLR
rst => reg2[3].ACLR
rst => reg2[4].ACLR
rst => reg2[5].ACLR
rst => reg2[6].ACLR
rst => reg2[7].ACLR
rst => reg2[8].ACLR
rst => reg2[9].ACLR
rst => reg2[10].ACLR
rst => reg2[11].ACLR
rst => reg2[12].ACLR
rst => reg2[13].ACLR
rst => reg2[14].ACLR
rst => reg2[15].ACLR
rst => reg2[16].ACLR
rst => reg2[17].ACLR
rst => reg2[18].ACLR
rst => reg2[19].ACLR
rst => reg2[20].ACLR
rst => reg2[21].ACLR
rst => reg2[22].ACLR
rst => reg2[23].ACLR
rst => reg2[24].ACLR
rst => reg2[25].ACLR
rst => reg2[26].ACLR
rst => reg2[27].ACLR
rst => reg2[28].ACLR
rst => reg2[29].ACLR
rst => reg2[30].ACLR
rst => reg1[0].ACLR
rst => reg1[1].ACLR
rst => reg1[2].ACLR
rst => reg1[3].ACLR
rst => reg1[4].ACLR
rst => reg1[5].ACLR
rst => reg1[6].ACLR
rst => reg1[7].ACLR
rst => reg1[8].ACLR
rst => reg1[9].ACLR
rst => reg1[10].ACLR
rst => reg1[11].ACLR
rst => reg1[12].ACLR
rst => reg1[13].ACLR
rst => reg1[14].ACLR
rst => reg1[15].ACLR
rst => reg1[16].ACLR
rst => reg1[17].ACLR
rst => reg1[18].ACLR
rst => reg1[19].ACLR
rst => reg1[20].ACLR
rst => reg1[21].ACLR
rst => reg1[22].ACLR
rst => reg1[23].ACLR
rst => reg1[24].ACLR
rst => reg1[25].ACLR
rst => reg1[26].ACLR
rst => reg1[27].ACLR
rst => reg1[28].ACLR
rst => reg1[29].ACLR
rst => reg1[30].ACLR
rst => reg1[31].ACLR
a[0] => reg1~0.IN0
a[0] => reg1~1.IN0
a[1] => reg1[2].DATAIN
a[2] => reg1[4].DATAIN
a[3] => reg1[6].DATAIN
a[4] => reg1[8].DATAIN
a[5] => reg1[10].DATAIN
a[6] => reg1[12].DATAIN
a[7] => reg1[14].DATAIN
a[8] => reg1[16].DATAIN
a[9] => reg1[18].DATAIN
a[10] => reg1[20].DATAIN
a[11] => reg1[22].DATAIN
a[12] => reg1[24].DATAIN
a[13] => reg1[26].DATAIN
a[14] => reg1[28].DATAIN
a[15] => reg1[30].DATAIN
b[0] => reg1~0.IN1
b[0] => reg1~1.IN1
b[1] => reg1[3].DATAIN
b[2] => reg1[5].DATAIN
b[3] => reg1[7].DATAIN
b[4] => reg1[9].DATAIN
b[5] => reg1[11].DATAIN
b[6] => reg1[13].DATAIN
b[7] => reg1[15].DATAIN
b[8] => reg1[17].DATAIN
b[9] => reg1[19].DATAIN
b[10] => reg1[21].DATAIN
b[11] => reg1[23].DATAIN
b[12] => reg1[25].DATAIN
b[13] => reg1[27].DATAIN
b[14] => reg1[29].DATAIN
b[15] => reg1[31].DATAIN
sum[0] <= sum[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum[1] <= sum[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum[2] <= sum[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum[3] <= sum[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum[4] <= sum[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum[5] <= sum[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum[6] <= sum[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum[7] <= sum[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum[8] <= sum[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum[9] <= sum[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum[10] <= sum[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum[11] <= sum[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum[12] <= sum[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum[13] <= sum[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum[14] <= sum[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum[15] <= sum[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|add|tran13to16:inst14
a13[0] => a[0].DATAIN
a13[1] => a[1].DATAIN
a13[2] => a[2].DATAIN
a13[3] => a[3].DATAIN
a13[4] => a[4].DATAIN
a13[5] => a[5].DATAIN
a13[6] => a[6].DATAIN
a13[7] => a[7].DATAIN
a13[8] => a[8].DATAIN
a13[9] => a[9].DATAIN
a13[10] => a[10].DATAIN
a13[11] => a[11].DATAIN
a13[12] => a[12].DATAIN
b13[0] => b[4].DATAIN
b13[1] => b[5].DATAIN
b13[2] => b[6].DATAIN
b13[3] => b[7].DATAIN
b13[4] => b[8].DATAIN
b13[5] => b[9].DATAIN
b13[6] => b[10].DATAIN
b13[7] => b[11].DATAIN
b13[8] => b[12].DATAIN
b13[9] => b[13].DATAIN
b13[10] => b[14].DATAIN
b13[11] => b[15].DATAIN
b13[12] => ~NO_FANOUT~
clk => b[0].CLK
clk => b[1].CLK
clk => b[2].CLK
clk => b[3].CLK
clk => b[4].CLK
clk => b[5].CLK
clk => b[6].CLK
clk => b[7].CLK
clk => b[8].CLK
clk => b[9].CLK
clk => b[10].CLK
clk => b[11].CLK
clk => b[12].CLK
clk => b[13].CLK
clk => b[14].CLK
clk => b[15].CLK
clk => a[0].CLK
clk => a[1].CLK
clk => a[2].CLK
clk => a[3].CLK
clk => a[4].CLK
clk => a[5].CLK
clk => a[6].CLK
clk => a[7].CLK
clk => a[8].CLK
clk => a[9].CLK
clk => a[10].CLK
clk => a[11].CLK
clk => a[12].CLK
clk => a[13].CLK
clk => a[14].CLK
clk => a[15].CLK
a16[0] <= a[0].DB_MAX_OUTPUT_PORT_TYPE
a16[1] <= a[1].DB_MAX_OUTPUT_PORT_TYPE
a16[2] <= a[2].DB_MAX_OUTPUT_PORT_TYPE
a16[3] <= a[3].DB_MAX_OUTPUT_PORT_TYPE
a16[4] <= a[4].DB_MAX_OUTPUT_PORT_TYPE
a16[5] <= a[5].DB_MAX_OUTPUT_PORT_TYPE
a16[6] <= a[6].DB_MAX_OUTPUT_PORT_TYPE
a16[7] <= a[7].DB_MAX_OUTPUT_PORT_TYPE
a16[8] <= a[8].DB_MAX_OUTPUT_PORT_TYPE
a16[9] <= a[9].DB_MAX_OUTPUT_PORT_TYPE
a16[10] <= a[10].DB_MAX_OUTPUT_PORT_TYPE
a16[11] <= a[11].DB_MAX_OUTPUT_PORT_TYPE
a16[12] <= a[12].DB_MAX_OUTPUT_PORT_TYPE
a16[13] <= a[13].DB_MAX_OUTPUT_PORT_TYPE
a16[14] <= a[14].DB_MAX_OUTPUT_PORT_TYPE
a16[15] <= a[15].DB_MAX_OUTPUT_PORT_TYPE
b16[0] <= b[0].DB_MAX_OUTPUT_PORT_TYPE
b16[1] <= b[1].DB_MAX_OUTPUT_PORT_TYPE
b16[2] <= b[2].DB_MAX_OUTPUT_PORT_TYPE
b16[3] <= b[3].DB_MAX_OUTPUT_PORT_TYPE
b16[4] <= b[4].DB_MAX_OUTPUT_PORT_TYPE
b16[5] <= b[5].DB_MAX_OUTPUT_PORT_TYPE
b16[6] <= b[6].DB_MAX_OUTPUT_PORT_TYPE
b16[7] <= b[7].DB_MAX_OUTPUT_PORT_TYPE
b16[8] <= b[8].DB_MAX_OUTPUT_PORT_TYPE
b16[9] <= b[9].DB_MAX_OUTPUT_PORT_TYPE
b16[10] <= b[10].DB_MAX_OUTPUT_PORT_TYPE
b16[11] <= b[11].DB_MAX_OUTPUT_PORT_TYPE
b16[12] <= b[12].DB_MAX_OUTPUT_PORT_TYPE
b16[13] <= b[13].DB_MAX_OUTPUT_PORT_TYPE
b16[14] <= b[14].DB_MAX_OUTPUT_PORT_TYPE
b16[15] <= b[15].DB_MAX_OUTPUT_PORT_TYPE


|add|adder13:inst1
clk => sum[0]~reg0.CLK
clk => sum[1]~reg0.CLK
clk => sum[2]~reg0.CLK
clk => sum[3]~reg0.CLK
clk => sum[4]~reg0.CLK
clk => sum[5]~reg0.CLK
clk => sum[6]~reg0.CLK
clk => sum[7]~reg0.CLK
clk => sum[8]~reg0.CLK
clk => sum[9]~reg0.CLK
clk => sum[10]~reg0.CLK
clk => sum[11]~reg0.CLK
clk => sum[12]~reg0.CLK
clk => reg11[0].CLK
clk => reg11[1].CLK
clk => reg11[2].CLK
clk => reg11[3].CLK
clk => reg11[4].CLK
clk => reg11[5].CLK
clk => reg11[6].CLK
clk => reg11[7].CLK
clk => reg11[8].CLK
clk => reg11[9].CLK
clk => reg11[10].CLK
clk => reg11[11].CLK
clk => reg11[12].CLK
clk => reg11[13].CLK
clk => reg10[0].CLK
clk => reg10[1].CLK
clk => reg10[2].CLK
clk => reg10[3].CLK
clk => reg10[4].CLK
clk => reg10[5].CLK
clk => reg10[6].CLK
clk => reg10[7].CLK
clk => reg10[8].CLK
clk => reg10[9].CLK
clk => reg10[10].CLK
clk => reg10[11].CLK
clk => reg10[12].CLK
clk => reg10[13].CLK
clk => reg10[14].CLK
clk => reg9[0].CLK
clk => reg9[1].CLK
clk => reg9[2].CLK
clk => reg9[3].CLK
clk => reg9[4].CLK
clk => reg9[5].CLK
clk => reg9[6].CLK
clk => reg9[7].CLK
clk => reg9[8].CLK
clk => reg9[9].CLK
clk => reg9[10].CLK
clk => reg9[11].CLK
clk => reg9[12].CLK
clk => reg9[13].CLK
clk => reg9[14].CLK
clk => reg9[15].CLK
clk => reg8[0].CLK
clk => reg8[1].CLK
clk => reg8[2].CLK
clk => reg8[3].CLK
clk => reg8[4].CLK
clk => reg8[5].CLK
clk => reg8[6].CLK
clk => reg8[7].CLK
clk => reg8[8].CLK
clk => reg8[9].CLK
clk => reg8[10].CLK
clk => reg8[11].CLK
clk => reg8[12].CLK
clk => reg8[13].CLK
clk => reg8[14].CLK
clk => reg8[15].CLK
clk => reg8[16].CLK
clk => reg7[0].CLK
clk => reg7[1].CLK
clk => reg7[2].CLK
clk => reg7[3].CLK
clk => reg7[4].CLK
clk => reg7[5].CLK
clk => reg7[6].CLK
clk => reg7[7].CLK
clk => reg7[8].CLK
clk => reg7[9].CLK
clk => reg7[10].CLK
clk => reg7[11].CLK
clk => reg7[12].CLK
clk => reg7[13].CLK
clk => reg7[14].CLK
clk => reg7[15].CLK
clk => reg7[16].CLK
clk => reg7[17].CLK
clk => reg6[0].CLK
clk => reg6[1].CLK
clk => reg6[2].CLK
clk => reg6[3].CLK
clk => reg6[4].CLK
clk => reg6[5].CLK
clk => reg6[6].CLK
clk => reg6[7].CLK
clk => reg6[8].CLK
clk => reg6[9].CLK
clk => reg6[10].CLK
clk => reg6[11].CLK
clk => reg6[12].CLK
clk => reg6[13].CLK
clk => reg6[14].CLK
clk => reg6[15].CLK
clk => reg6[16].CLK
clk => reg6[17].CLK
clk => reg6[18].CLK
clk => reg5[0].CLK
clk => reg5[1].CLK
clk => reg5[2].CLK
clk => reg5[3].CLK
clk => reg5[4].CLK
clk => reg5[5].CLK
clk => reg5[6].CLK
clk => reg5[7].CLK
clk => reg5[8].CLK
clk => reg5[9].CLK
clk => reg5[10].CLK
clk => reg5[11].CLK
clk => reg5[12].CLK
clk => reg5[13].CLK
clk => reg5[14].CLK
clk => reg5[15].CLK
clk => reg5[16].CLK
clk => reg5[17].CLK
clk => reg5[18].CLK
clk => reg5[19].CLK
clk => reg4[0].CLK
clk => reg4[1].CLK
clk => reg4[2].CLK
clk => reg4[3].CLK
clk => reg4[4].CLK
clk => reg4[5].CLK
clk => reg4[6].CLK
clk => reg4[7].CLK
clk => reg4[8].CLK
clk => reg4[9].CLK
clk => reg4[10].CLK
clk => reg4[11].CLK
clk => reg4[12].CLK
clk => reg4[13].CLK
clk => reg4[14].CLK
clk => reg4[15].CLK
clk => reg4[16].CLK
clk => reg4[17].CLK
clk => reg4[18].CLK
clk => reg4[19].CLK
clk => reg4[20].CLK
clk => reg3[0].CLK
clk => reg3[1].CLK
clk => reg3[2].CLK
clk => reg3[3].CLK
clk => reg3[4].CLK
clk => reg3[5].CLK
clk => reg3[6].CLK
clk => reg3[7].CLK
clk => reg3[8].CLK
clk => reg3[9].CLK
clk => reg3[10].CLK
clk => reg3[11].CLK
clk => reg3[12].CLK
clk => reg3[13].CLK
clk => reg3[14].CLK
clk => reg3[15].CLK
clk => reg3[16].CLK