8位乘8位的流水线乘法器,采用Verilog hdl编写
已自动扫描归档包内目录结构与文件清单
源码与文本文档支持点击「在线阅读」,二进制/媒体文件请下载压缩包后使用
1
FILE
8++
5.3 KB
包内组件
2
FILE
xp10_demo.rar
569.6 KB
包内组件