fenpin_256.v

来自「用Verilog HDL编写的秒表设计」· Verilog 代码 · 共 7 行

module fenpin_256(cin,qout);
	input [7:0] cin;
	output qout;
	
	assign qout=&cin;
endmodule