original_signal.hier_info

来自「一种基于LUT的预失真方法。其中的一部分」· HIER_INFO 代码 · 共 2,340 行 · 第 1/5 页

UBITS1[6] => inv_out~7.DATAB
UBITS1[7] => inv_out~6.DATAA
UBITS1[7] => inv_out~6.DATAB
UBITS1[8] => inv_out~5.DATAA
UBITS1[8] => inv_out~5.DATAB
UBITS1[9] => inv_out~4.DATAA
UBITS1[9] => inv_out~4.DATAB
UBITS1[10] => inv_out~3.DATAA
UBITS1[10] => inv_out~3.DATAB
UBITS1[11] => inv_out~2.DATAA
UBITS1[11] => inv_out~2.DATAB
UBITS1[12] => inv_out~1.DATAA
UBITS1[12] => inv_out~1.DATAB
UBITS1[13] => inv_out~0.DATAA
UBITS1[13] => inv_out~0.DATAB
UBITS1[14] => ~NO_FANOUT~
UBITS1[15] => ~NO_FANOUT~
UBITS1[16] => ~NO_FANOUT~
ADDRM[0] <= inv_out~6.DB_MAX_OUTPUT_PORT_TYPE
ADDRM[1] <= inv_out~5.DB_MAX_OUTPUT_PORT_TYPE
ADDRM[2] <= inv_out~4.DB_MAX_OUTPUT_PORT_TYPE
ADDRM[3] <= inv_out~3.DB_MAX_OUTPUT_PORT_TYPE
ADDRM[4] <= inv_out~2.DB_MAX_OUTPUT_PORT_TYPE
ADDRM[5] <= inv_out~1.DB_MAX_OUTPUT_PORT_TYPE
ADDRM[6] <= inv_out~0.DB_MAX_OUTPUT_PORT_TYPE
ADDRN[0] <= inv_out~13.DB_MAX_OUTPUT_PORT_TYPE
ADDRN[1] <= inv_out~12.DB_MAX_OUTPUT_PORT_TYPE
ADDRN[2] <= inv_out~11.DB_MAX_OUTPUT_PORT_TYPE
ADDRN[3] <= inv_out~10.DB_MAX_OUTPUT_PORT_TYPE
ADDRN[4] <= inv_out~9.DB_MAX_OUTPUT_PORT_TYPE
ADDRN[5] <= inv_out~8.DB_MAX_OUTPUT_PORT_TYPE
ADDRN[6] <= inv_out~7.DB_MAX_OUTPUT_PORT_TYPE


|original_signal|dds2ch:inst3|romwl:U_romwl
SYSCLK => DATAW[25]~reg0.CLK
SYSCLK => DATAW[24]~reg0.CLK
SYSCLK => DATAW[23]~reg0.CLK
SYSCLK => DATAW[22]~reg0.CLK
SYSCLK => DATAW[21]~reg0.CLK
SYSCLK => DATAW[20]~reg0.CLK
SYSCLK => DATAW[19]~reg0.CLK
SYSCLK => DATAW[18]~reg0.CLK
SYSCLK => DATAW[17]~reg0.CLK
SYSCLK => DATAW[16]~reg0.CLK
SYSCLK => DATAW[15]~reg0.CLK
SYSCLK => DATAW[14]~reg0.CLK
SYSCLK => DATAW[13]~reg0.CLK
SYSCLK => DATAW[12]~reg0.CLK
SYSCLK => DATAW[11]~reg0.CLK
SYSCLK => DATAW[10]~reg0.CLK
SYSCLK => DATAW[9]~reg0.CLK
SYSCLK => DATAW[8]~reg0.CLK
SYSCLK => DATAW[7]~reg0.CLK
SYSCLK => DATAW[6]~reg0.CLK
SYSCLK => DATAW[5]~reg0.CLK
SYSCLK => DATAW[4]~reg0.CLK
SYSCLK => DATAW[3]~reg0.CLK
SYSCLK => DATAW[2]~reg0.CLK
SYSCLK => DATAW[1]~reg0.CLK
SYSCLK => DATAW[0]~reg0.CLK
ADDRESS[0] => Ram0.RADDR
ADDRESS[1] => Ram0.RADDR1
ADDRESS[2] => Ram0.RADDR2
ADDRESS[3] => Ram0.RADDR3
ADDRESS[4] => Ram0.RADDR4
ADDRESS[5] => Ram0.RADDR5
ADDRESS[6] => Ram0.RADDR6
DATAW[0] <= DATAW[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DATAW[1] <= DATAW[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DATAW[2] <= DATAW[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DATAW[3] <= DATAW[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DATAW[4] <= DATAW[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DATAW[5] <= DATAW[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DATAW[6] <= DATAW[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DATAW[7] <= DATAW[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DATAW[8] <= DATAW[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DATAW[9] <= DATAW[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DATAW[10] <= DATAW[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DATAW[11] <= DATAW[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DATAW[12] <= DATAW[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DATAW[13] <= DATAW[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DATAW[14] <= DATAW[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DATAW[15] <= DATAW[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DATAW[16] <= DATAW[16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DATAW[17] <= DATAW[17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DATAW[18] <= DATAW[18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DATAW[19] <= DATAW[19]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DATAW[20] <= DATAW[20]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DATAW[21] <= DATAW[21]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DATAW[22] <= DATAW[22]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DATAW[23] <= DATAW[23]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DATAW[24] <= DATAW[24]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DATAW[25] <= DATAW[25]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|original_signal|dds2ch:inst3|romcl:U_romcl
SYSCLK => DATAC[15]~reg0.CLK
SYSCLK => DATAC[14]~reg0.CLK
SYSCLK => DATAC[13]~reg0.CLK
SYSCLK => DATAC[12]~reg0.CLK
SYSCLK => DATAC[11]~reg0.CLK
SYSCLK => DATAC[10]~reg0.CLK
SYSCLK => DATAC[9]~reg0.CLK
SYSCLK => DATAC[8]~reg0.CLK
SYSCLK => DATAC[7]~reg0.CLK
SYSCLK => DATAC[6]~reg0.CLK
SYSCLK => DATAC[5]~reg0.CLK
SYSCLK => DATAC[4]~reg0.CLK
SYSCLK => DATAC[3]~reg0.CLK
SYSCLK => DATAC[2]~reg0.CLK
SYSCLK => DATAC[1]~reg0.CLK
SYSCLK => DATAC[0]~reg0.CLK
ADDRESS[0] => Ram0.RADDR
ADDRESS[1] => Ram0.RADDR1
ADDRESS[2] => Ram0.RADDR2
ADDRESS[3] => Ram0.RADDR3
ADDRESS[4] => Ram0.RADDR4
ADDRESS[5] => Ram0.RADDR5
ADDRESS[6] => Ram0.RADDR6
DATAC[0] <= DATAC[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DATAC[1] <= DATAC[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DATAC[2] <= DATAC[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DATAC[3] <= DATAC[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DATAC[4] <= DATAC[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DATAC[5] <= DATAC[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DATAC[6] <= DATAC[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DATAC[7] <= DATAC[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DATAC[8] <= DATAC[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DATAC[9] <= DATAC[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DATAC[10] <= DATAC[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DATAC[11] <= DATAC[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DATAC[12] <= DATAC[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DATAC[13] <= DATAC[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DATAC[14] <= DATAC[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DATAC[15] <= DATAC[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|original_signal|dds2ch:inst3|mux:U_mux
RESET => C1[7]~reg0.ACLR
RESET => C1[6]~reg0.ACLR
RESET => C1[5]~reg0.ACLR
RESET => C1[4]~reg0.ACLR
RESET => C1[3]~reg0.ACLR
RESET => C1[2]~reg0.ACLR
RESET => C1[1]~reg0.ACLR
RESET => C1[0]~reg0.ACLR
RESET => C2[7]~reg0.ACLR
RESET => C2[6]~reg0.ACLR
RESET => C2[5]~reg0.ACLR
RESET => C2[4]~reg0.ACLR
RESET => C2[3]~reg0.ACLR
RESET => C2[2]~reg0.ACLR
RESET => C2[1]~reg0.ACLR
RESET => C2[0]~reg0.ACLR
RESET => W1[12]~reg0.ACLR
RESET => W1[11]~reg0.ACLR
RESET => W1[10]~reg0.ACLR
RESET => W1[9]~reg0.ACLR
RESET => W1[8]~reg0.ACLR
RESET => W1[7]~reg0.ACLR
RESET => W1[6]~reg0.ACLR
RESET => W1[5]~reg0.ACLR
RESET => W1[4]~reg0.ACLR
RESET => W1[3]~reg0.ACLR
RESET => W1[2]~reg0.ACLR
RESET => W1[1]~reg0.ACLR
RESET => W1[0]~reg0.ACLR
RESET => W2[12]~reg0.ACLR
RESET => W2[11]~reg0.ACLR
RESET => W2[10]~reg0.ACLR
RESET => W2[9]~reg0.ACLR
RESET => W2[8]~reg0.ACLR
RESET => W2[7]~reg0.ACLR
RESET => W2[6]~reg0.ACLR
RESET => W2[5]~reg0.ACLR
RESET => W2[4]~reg0.ACLR
RESET => W2[3]~reg0.ACLR
RESET => W2[2]~reg0.ACLR
RESET => W2[1]~reg0.ACLR
RESET => W2[0]~reg0.ACLR
RESET => dataw[25].ACLR
RESET => dataw[24].ACLR
RESET => dataw[23].ACLR
RESET => dataw[22].ACLR
RESET => dataw[21].ACLR
RESET => dataw[20].ACLR
RESET => dataw[19].ACLR
RESET => dataw[18].ACLR
RESET => dataw[17].ACLR
RESET => dataw[16].ACLR
RESET => dataw[15].ACLR
RESET => dataw[14].ACLR
RESET => dataw[13].ACLR
RESET => dataw[12].ACLR
RESET => dataw[11].ACLR
RESET => dataw[10].ACLR
RESET => dataw[9].ACLR
RESET => dataw[8].ACLR
RESET => dataw[7].ACLR
RESET => dataw[6].ACLR
RESET => dataw[5].ACLR
RESET => dataw[4].ACLR
RESET => dataw[3].ACLR
RESET => dataw[2].ACLR
RESET => dataw[1].ACLR
RESET => dataw[0].ACLR
RESET => datac[15].ACLR
RESET => datac[14].ACLR
RESET => datac[13].ACLR
RESET => datac[12].ACLR
RESET => datac[11].ACLR
RESET => datac[10].ACLR
RESET => datac[9].ACLR
RESET => datac[8].ACLR
RESET => datac[7].ACLR
RESET => datac[6].ACLR
RESET => datac[5].ACLR
RESET => datac[4].ACLR
RESET => datac[3].ACLR
RESET => datac[2].ACLR
RESET => datac[1].ACLR
RESET => datac[0].ACLR
CLK => C1[7]~reg0.CLK
CLK => C1[6]~reg0.CLK
CLK => C1[5]~reg0.CLK
CLK => C1[4]~reg0.CLK
CLK => C1[3]~reg0.CLK
CLK => C1[2]~reg0.CLK
CLK => C1[1]~reg0.CLK
CLK => C1[0]~reg0.CLK
CLK => C2[7]~reg0.CLK
CLK => C2[6]~reg0.CLK
CLK => C2[5]~reg0.CLK
CLK => C2[4]~reg0.CLK
CLK => C2[3]~reg0.CLK
CLK => C2[2]~reg0.CLK
CLK => C2[1]~reg0.CLK
CLK => C2[0]~reg0.CLK
CLK => W1[12]~reg0.CLK
CLK => W1[11]~reg0.CLK
CLK => W1[10]~reg0.CLK
CLK => W1[9]~reg0.CLK
CLK => W1[8]~reg0.CLK
CLK => W1[7]~reg0.CLK
CLK => W1[6]~reg0.CLK
CLK => W1[5]~reg0.CLK
CLK => W1[4]~reg0.CLK
CLK => W1[3]~reg0.CLK
CLK => W1[2]~reg0.CLK
CLK => W1[1]~reg0.CLK
CLK => W1[0]~reg0.CLK
CLK => W2[12]~reg0.CLK
CLK => W2[11]~reg0.CLK
CLK => W2[10]~reg0.CLK
CLK => W2[9]~reg0.CLK
CLK => W2[8]~reg0.CLK
CLK => W2[7]~reg0.CLK
CLK => W2[6]~reg0.CLK
CLK => W2[5]~reg0.CLK
CLK => W2[4]~reg0.CLK
CLK => W2[3]~reg0.CLK
CLK => W2[2]~reg0.CLK
CLK => W2[1]~reg0.CLK
CLK => W2[0]~reg0.CLK
CLK => dataw[25].CLK
CLK => dataw[24].CLK
CLK => dataw[23].CLK
CLK => dataw[22].CLK
CLK => dataw[21].CLK
CLK => dataw[20].CLK
CLK => dataw[19].CLK
CLK => dataw[18].CLK
CLK => dataw[17].CLK
CLK => dataw[16].CLK
CLK => dataw[15].CLK
CLK => dataw[14].CLK
CLK => dataw[13].CLK
CLK => dataw[12].CLK
CLK => dataw[11].CLK
CLK => dataw[10].CLK
CLK => dataw[9].CLK
CLK => dataw[8].CLK
CLK => dataw[7].CLK
CLK => dataw[6].CLK
CLK => dataw[5].CLK
CLK => dataw[4].CLK
CLK => dataw[3].CLK
CLK => dataw[2].CLK
CLK => dataw[1].CLK
CLK => dataw[0].CLK
CLK => datac[15].CLK
CLK => datac[14].CLK
CLK => datac[13].CLK
CLK => datac[12].CLK
CLK => datac[11].CLK
CLK => datac[10].CLK
CLK => datac[9].CLK
CLK => datac[8].CLK
CLK => datac[7].CLK
CLK => datac[6].CLK
CLK => datac[5].CLK
CLK => datac[4].CLK
CLK => datac[3].CLK
CLK => datac[2].CLK
CLK => datac[1].CLK
CLK => datac[0].CLK
CTL2 => Decoder0.IN0
CTL2 => OCTL2.DATAIN
DATAW[0] => dataw[0].DATAIN
DATAW[1] => dataw[1].DATAIN
DATAW[2] => dataw[2].DATAIN
DATAW[3] => dataw[3].DATAIN
DATAW[4] => dataw[4].DATAIN
DATAW[5] => dataw[5].DATAIN
DATAW[6] => dataw[6].DATAIN
DATAW[7] => dataw[7].DATAIN
DATAW[8] => dataw[8].DATAIN
DATAW[9] => dataw[9].DATAIN
DATAW[10] => dataw[10].DATAIN
DATAW[11] => dataw[11].DATAIN
DATAW[12] => dataw[12].DATAIN
DATAW[13] => dataw[13].DATAIN
DATAW[14] => dataw[14].DATAIN
DATAW[15] => dataw[15].DATAIN
DATAW[16] => dataw[16].DATAIN
DATAW[17] => dataw[17].DATAIN
DATAW[18] => dataw[18].DATAIN
DATAW[19] => dataw[19].DATAIN
DATAW[20] => dataw[20].DATAIN
DATAW[21] => dataw[21].DATAIN
DATAW[22] => dataw[22].DATAIN
DATAW[23] => dataw[23].DATAIN
DATAW[24] => dataw[24].DATAIN
DATAW[25] => dataw[25].DATAIN
DATAC[0] => datac[0].DATAIN
DATAC[1] => datac[1].DATAIN
DATAC[2] => datac[2].DATAIN
DATAC[3] => datac[3].DATAIN
DATAC[4] => datac[4].DATAIN
DATAC[5] => datac[5].DATAIN
DATAC[6] => datac[6].DATAIN
DATAC[7] => datac[7].DATAIN
DATAC[8] => datac[8].DATAIN
DATAC[9] => datac[9].DATAIN
DATAC[10] => datac[10].DATAIN
DATAC[11] => datac[11].DATAIN
DATAC[12] => datac[12].DATAIN
DATAC[13] => datac[13].DATAIN
DATAC[14] => datac[14].DATAIN
DATAC[15] => datac[15].DATAIN
OCTL2 <= CTL2.DB_MAX_OUTPUT_PORT_TYPE
W1[0] <= W1[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
W1[1] <= W1[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
W1[2] <= W1[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
W1[3] <= W1[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
W1[4] <= W1[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
W1[5] <= W1[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
W1[6] <= W1[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
W1[7] <= W1[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
W1[8] <= W1[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
W1[9] <= W1[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
W1[10] <= W1[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
W1[11] <= W1[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
W1[12] <= W1[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
W2[0] <= W2[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
W2[1] <= W2[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
W2[2] <= W2[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
W2[3] <= W2[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
W2[4] <= W2[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
W2[5] <= W2[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
W2[6] <= W2[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
W2[7] <= W2[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
W2[8] <= W2[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
W2[9] <= W2[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
W2[10] <= W2[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
W2[11] <= W2[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
W2[12] <= W2[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C1[0] <= C1[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C1[1] <= C1[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C1[2] <= C1[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C1[3] <= C1[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C1[4] <= C1[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C1[5] <= C1[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C1[6] <= C1[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C1[7] <= C1[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C2[0] <= C2[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C2[1] <= C2[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C2[2] <= C2[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C2[3] <= C2[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C2[4] <= C2[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C2[5] <= C2[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C2[6] <= C2[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C2[7] <= C2[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|original_signal|dds2ch:inst3|muad:U_muad
RESET => RESET~0.IN1
CLK => CLK~0.IN7
CTL2 => CTL2~0.IN1
W1[0] => W1[0]~12.IN1
W1[1] => W1[1]~11.IN1
W1[2] => W1[2]~10.IN1
W1[3] => W1[3]~9.IN1
W1[4] => W1[4]~8.IN1
W1[5] => W1[5]~7.IN1
W1[6] => W1[6]~6.IN1
W1[7] => W1[7]~5.IN1
W1[8] => W1[8]~4.IN1
W1[9] => W1[9]~3.IN1
W1[10] => W1[10]~2.IN1
W1[11] => W1[11]~1.IN1
W1[12] => W1[12]~0.IN1
W2[0] => W2[0]~12.IN1
W2[1] => W2[1]~11.IN1
W2[2] => W2[2]~10.IN1
W2[3] => W2[3]~9.IN1
W2[4] => W2[4]~8.IN1
W2[5] => W2[5]~7.IN1
W2[6] => W2[6]~6.IN1
W2[7] => W2[7]~5.IN1
W2[8] => W2[8]~4.IN1
W2[9] => W2[9]~3.IN1
W2[10] => W2[10]~2.IN1
W2[11] => W2[11]~1.IN1
W2[12] => W2[12]~0.IN1
C1[0] => C1[0]~7.IN1
C1[1] => C1[1]~6.IN1
C1[2] => C1[2]~5.IN1
C1[3] => C1[3]~4.IN1
C1[4] => C1[4]~3.IN1
C1[5] => C1[5]~2.IN1
C1[6] => C1[6]~1.IN1
C1[7] => C1[7]~0.IN1
C2[0] => C2[0]~7.IN1
C2[1] => C2[1]~6.IN1
C2[2] => C2[2]~5.IN1
C2[3] => C2[3]~4.IN1
C2[4] => C2[4]~3.IN1
C2[5] => C2[5]~2.IN1
C2[6] => C2[6]~1.IN1
C2[7] => C2[7]~0.IN1
ADDRN[0] => ADDRN[0]~6.IN1
ADDRN[1] => ADDRN[1]~5.IN1
ADDRN[2] => ADDRN[2]~4.IN1
ADDRN[3] => ADDRN[3]~3.IN1
ADDRN[4] => ADDRN[4]~2.IN1
ADDRN[5] => ADDRN[5]~1.IN1
ADDRN[6] => ADDRN[6]~0.IN1
OUTS[0] <= OUTS[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
OUTS[1] <= OUTS[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
OUTS[2] <= OUTS[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
OUTS[3] <= OUTS[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
OUTS[4] <= OUTS[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
OUTS[5] <= OUTS[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
OUTS[6] <= OUTS[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
OUTS[7] <= OUTS[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
OUTS[8] <= OUTS[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
OUTS[9] <= OUTS[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
OUTS[10] <= OUTS[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
OUTS[11] <= OUTS[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
OUTS[12] <= OUTS[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
OUTC[0] <= OUTC[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
OUTC[1] <= OUTC[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
OUTC[2] <= OUTC[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
OUTC[3] <= OUTC[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
OUTC[4] <= OUTC[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
OUTC[5] <= OUTC[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE