dds.tan.rpt

一个可用的很不错的DDS 频率合成程序

; N/A                                     ; 104.11 MHz ( period = 9.605 ns )                    ; REG1:U1|Q[3]                                                                                   ; ROM:U2|OUTP[6]                                                                                 ; CLK        ; CLK      ; None                        ; None                      ; 9.364 ns                ;
; N/A                                     ; 104.19 MHz ( period = 9.598 ns )                    ; REG1:U1|Q[4]                                                                                   ; ROM:U2|OUTP[4]                                                                                 ; CLK        ; CLK      ; None                        ; None                      ; 9.333 ns                ;
; N/A                                     ; 104.60 MHz ( period = 9.560 ns )                    ; REG1:U1|Q[5]                                                                                   ; ROM:U2|OUTP[5]                                                                                 ; CLK        ; CLK      ; None                        ; None                      ; 9.301 ns                ;
; N/A                                     ; 105.02 MHz ( period = 9.522 ns )                    ; REG1:U1|Q[5]                                                                                   ; ROM:U2|OUTP[4]                                                                                 ; CLK        ; CLK      ; None                        ; None                      ; 9.257 ns                ;
; N/A                                     ; 105.09 MHz ( period = 9.516 ns )                    ; REG1:U1|Q[2]                                                                                   ; ROM:U2|OUTP[4]                                                                                 ; CLK        ; CLK      ; None                        ; None                      ; 9.263 ns                ;
; N/A                                     ; 105.11 MHz ( period = 9.514 ns )                    ; REG1:U1|Q[3]                                                                                   ; ROM:U2|OUTP[4]                                                                                 ; CLK        ; CLK      ; None                        ; None                      ; 9.267 ns                ;
; N/A                                     ; 105.22 MHz ( period = 9.504 ns )                    ; REG1:U1|Q[1]                                                                                   ; ROM:U2|OUTP[7]                                                                                 ; CLK        ; CLK      ; None                        ; None                      ; 9.251 ns                ;
; N/A                                     ; 105.70 MHz ( period = 9.461 ns )                    ; REG1:U1|Q[7]                                                                                   ; ROM:U2|OUTP[0]                                                                                 ; CLK        ; CLK      ; None                        ; None                      ; 9.215 ns                ;
; N/A                                     ; 106.01 MHz ( period = 9.433 ns )                    ; REG1:U1|Q[0]                                                                                   ; ROM:U2|OUTP[4]                                                                                 ; CLK        ; CLK      ; None                        ; None                      ; 9.180 ns                ;
; N/A                                     ; 106.10 MHz ( period = 9.425 ns )                    ; REG1:U1|Q[9]                                                                                   ; ROM:U2|OUTP[4]                                                                                 ; CLK        ; CLK      ; None                        ; None                      ; 9.172 ns                ;
; N/A                                     ; 106.35 MHz ( period = 9.403 ns )                    ; REG1:U1|Q[8]                                                                                   ; ROM:U2|OUTP[4]                                                                                 ; CLK        ; CLK      ; None                        ; None                      ; 9.150 ns                ;
; N/A                                     ; 106.93 MHz ( period = 9.352 ns )                    ; REG1:U1|Q[7]                                                                                   ; ROM:U2|OUTP[5]                                                                                 ; CLK        ; CLK      ; None                        ; None                      ; 9.105 ns                ;
; N/A                                     ; 107.00 MHz ( period = 9.346 ns )                    ; REG1:U1|Q[2]                                                                                   ; ROM:U2|OUTP[5]                                                                                 ; CLK        ; CLK      ; None                        ; None                      ; 9.099 ns                ;
; N/A                                     ; 107.01 MHz ( period = 9.345 ns )                    ; REG1:U1|Q[2]                                                                                   ; ROM:U2|OUTP[6]                                                                                 ; CLK        ; CLK      ; None                        ; None                      ; 9.098 ns                ;
; N/A                                     ; 107.99 MHz ( period = 9.260 ns )                    ; REG1:U1|Q[7]                                                                                   ; ROM:U2|OUTP[4]                                                                                 ; CLK        ; CLK      ; None                        ; None                      ; 9.007 ns                ;
; N/A                                     ; 108.96 MHz ( period = 9.178 ns )                    ; REG1:U1|Q[4]                                                                                   ; ROM:U2|OUTP[7]                                                                                 ; CLK        ; CLK      ; None                        ; None                      ; 8.913 ns                ;
; N/A                                     ; 109.96 MHz ( period = 9.094 ns )                    ; REG1:U1|Q[3]                                                                                   ; ROM:U2|OUTP[7]                                                                                 ; CLK        ; CLK      ; None                        ; None                      ; 8.847 ns                ;
; N/A                                     ; 109.99 MHz ( period = 9.092 ns )                    ; REG1:U1|Q[0]                                                                                   ; ROM:U2|OUTP[6]                                                                                 ; CLK        ; CLK      ; None                        ; None                      ; 8.845 ns                ;
; N/A                                     ; 110.05 MHz ( period = 9.087 ns )                    ; REG1:U1|Q[2]                                                                                   ; ROM:U2|OUTP[7]                                                                                 ; CLK        ; CLK      ; None                        ; None                      ; 8.834 ns                ;
; N/A                                     ; 110.75 MHz ( period = 9.029 ns )                    ; REG1:U1|Q[0]                                                                                   ; ROM:U2|OUTP[7]                                                                                 ; CLK        ; CLK      ; None                        ; None                      ; 8.776 ns                ;
; N/A                                     ; 111.11 MHz ( period = 9.000 ns )                    ; REG1:U1|Q[4]                                                                                   ; ROM:U2|OUTP[5]                                                                                 ; CLK        ; CLK      ; None                        ; None                      ; 8.741 ns                ;
; N/A                                     ; 111.19 MHz ( period = 8.994 ns )                    ; REG1:U1|Q[5]                                                                                   ; ROM:U2|OUTP[7]                                                                                 ; CLK        ; CLK      ; None                        ; None                      ; 8.729 ns                ;
; N/A                                     ; 111.63 MHz ( period = 8.958 ns )                    ; REG1:U1|Q[9]                                                                                   ; ROM:U2|OUTP[6]                                                                                 ; CLK        ; CLK      ; None                        ; None                      ; 8.711 ns                ;
; N/A                                     ; 112.18 MHz ( period = 8.914 ns )                    ; REG1:U1|Q[8]                                                                                   ; ROM:U2|OUTP[7]                                                                                 ; CLK        ; CLK      ; None                        ; None                      ; 8.661 ns                ;
; N/A                                     ; 112.57 MHz ( period = 8.883 ns )                    ; REG1:U1|Q[7]                                                                                   ; ROM:U2|OUTP[6]                                                                                 ; CLK        ; CLK      ; None                        ; None                      ; 8.636 ns                ;
; N/A                                     ; 113.12 MHz ( period = 8.840 ns )                    ; REG1:U1|Q[7]                                                                                   ; ROM:U2|OUTP[7]                                                                                 ; CLK        ; CLK      ; None                        ; None                      ; 8.587 ns                ;
; N/A                                     ; 113.60 MHz ( period = 8.803 ns )                    ; REG1:U1|Q[9]                                                                                   ; ROM:U2|OUTP[7]                                                                                 ; CLK        ; CLK      ; None                        ; None                      ; 8.550 ns                ;
; N/A                                     ; 114.09 MHz ( period = 8.765 ns )                    ; REG1:U1|Q[8]                                                                                   ; ROM:U2|OUTP[6]                                                                                 ; CLK        ; CLK      ; None                        ; None                      ; 8.518 ns                ;
; N/A                                     ; 114.14 MHz ( period = 8.761 ns )                    ; ROM:U2|altsyncram:WideNor0_rtl_0|altsyncram_uau:auto_generated|ram_block1a0~porta_address_reg0 ; ROM:U2|OUTP[1]                                                                                 ; CLK        ; CLK      ; None                        ; None                      ; 8.456 ns                ;
; N/A                                     ; 114.14 MHz ( period = 8.761 ns )                    ; ROM:U2|altsyncram:WideNor0_rtl_0|altsyncram_uau:auto_generated|ram_block1a0~porta_address_reg1 ; ROM:U2|OUTP[1]                                                                                 ; CLK        ; CLK      ; None                        ; None                      ; 8.456 ns                ;
; N/A                                     ; 114.14 MHz ( period = 8.761 ns )                    ; ROM:U2|altsyncram:WideNor0_rtl_0|altsyncram_uau:auto_generated|ram_block1a0~porta_address_reg2 ; ROM:U2|OUTP[1]                                                                                 ; CLK        ; CLK      ; None                        ; None                      ; 8.456 ns                ;
; N/A                                     ; 114.14 MHz ( period = 8.761 ns )                    ; ROM:U2|altsyncram:WideNor0_rtl_0|altsyncram_uau:auto_generated|ram_block1a0~porta_address_reg3 ; ROM:U2|OUTP[1]                                                                                 ; CLK        ; CLK      ; None                        ; None                      ; 8.456 ns                ;
; N/A                                     ; 114.14 MHz ( period = 8.761 ns )                    ; ROM:U2|altsyncram:WideNor0_rtl_0|altsyncram_uau:auto_generated|ram_block1a0~porta_address_reg4 ; ROM:U2|OUTP[1]                                                                                 ; CLK        ; CLK      ; None                        ; None                      ; 8.456 ns                ;
; N/A                                     ; 114.14 MHz ( period = 8.761 ns )                    ; ROM:U2|altsyncram:WideNor0_rtl_0|altsyncram_uau:auto_generated|ram_block1a0~porta_address_reg5 ; ROM:U2|OUTP[1]                                                                                 ; CLK        ; CLK      ; None                        ; None                      ; 8.456 ns                ;
; N/A                                     ; 114.14 MHz ( period = 8.761 ns )                    ; ROM:U2|altsyncram:WideNor0_rtl_0|altsyncram_uau:auto_generated|ram_block1a0~porta_address_reg6 ; ROM:U2|OUTP[1]                                                                                 ; CLK        ; CLK      ; None                        ; None                      ; 8.456 ns                ;
; N/A                                     ; 114.14 MHz ( period = 8.761 ns )                    ; ROM:U2|altsyncram:WideNor0_rtl_0|altsyncram_uau:auto_generated|ram_block1a0~porta_address_reg7 ; ROM:U2|OUTP[1]                                                                                 ; CLK        ; CLK      ; None                        ; None                      ; 8.456 ns                ;
; N/A                                     ; 114.14 MHz ( period = 8.761 ns )                    ; ROM:U2|altsyncram:WideNor0_rtl_0|altsyncram_uau:auto_generated|ram_block1a0~porta_address_reg8 ; ROM:U2|OUTP[1]                                                                                 ; CLK        ; CLK      ; None                        ; None                      ; 8.456 ns                ;
; N/A                                     ; 114.14 MHz ( period = 8.761 ns )                    ; ROM:U2|altsyncram:WideNor0_rtl_0|altsyncram_uau:auto_generated|ram_block1a0~porta_address_reg9 ; ROM:U2|OUTP[1]                                                                                 ; CLK        ; CLK      ; None                        ; None                      ; 8.456 ns                ;
; N/A                                     ; 114.16 MHz ( period = 8.760 ns )                    ; ROM:U2|altsyncram:WideNor0_rtl_0|altsyncram_uau:auto_generated|ram_block1a0~porta_address_reg0 ; ROM:U2|OUTP[0]                                                                                 ; CLK        ; CLK      ; None                        ; None                      ; 8.455 ns                ;
; N/A                                     ; 114.16 MHz ( period = 8.760 ns )                    ; ROM:U2|altsyncram:WideNor0_rtl_0|altsyncram_uau:auto_generated|ram_block1a0~porta_address_reg1 ; ROM:U2|OUTP[0]                                                                                 ; CLK        ; CLK      ; None                        ; None                      ; 8.455 ns                ;
; N/A                                     ; 114.16 MHz ( period = 8.760 ns )                    ; ROM:U2|altsyncram:WideNor0_rtl_0|altsyncram_uau:auto_generated|ram_block1a0~porta_address_reg2 ; ROM:U2|OUTP[0]                                                                                 ; CLK        ; CLK      ; None                        ; None                      ; 8.455 ns                ;
; N/A                                     ; 114.16 MHz ( period = 8.760 ns )                    ; ROM:U2|altsyncram:WideNor0_rtl_0|altsyncram_uau:auto_generated|ram_block1a0~porta_address_reg3 ; ROM:U2|OUTP[0]                                                                                 ; CLK        ; CLK      ; None                        ; None                      ; 8.455 ns                ;
; N/A                                     ; 114.16 MHz ( period = 8.760 ns )                    ; ROM:U2|altsyncram:WideNor0_rtl_0|altsyncram_uau:auto_generated|ram_block1a0~porta_address_reg4 ; ROM:U2|OUTP[0]                                                                                 ; CLK        ; CLK      ; None                        ; None                      ; 8.455 ns                ;
; N/A                                     ; 114.16 MHz ( period = 8.760 ns )                    ; ROM:U2|altsyncram:WideNor0_rtl_0|altsyncram_uau:auto_generated|ram_block1a0~porta_address_reg5 ; ROM:U2|OUTP[0]                                                                                 ; CLK        ; CLK      ; None                        ; None                      ; 8.455 ns                ;
; N/A                                     ; 114.16 MHz ( period = 8.760 ns )                    ; ROM:U2|altsyncram:WideNor0_rtl_0|altsyncram_uau:auto_generated|ram_block1a0~porta_address_reg6 ; ROM:U2|OUTP[0]                                                                                 ; CLK        ; CLK      ; None                        ; None                      ; 8.455 ns                ;
; N/A                                     ; 114.16 MHz ( period = 8.760 ns )                    ; ROM:U2|altsyncram:WideNor0_rtl_0|altsyncram_uau:auto_generated|ram_block1a0~porta_address_reg7 ; ROM:U2|OUTP[0]                                                                                 ; CLK        ; CLK      ; None                        ; None                      ; 8.455 ns                ;
; N/A                                     ; 114.16 MHz ( period = 8.760 ns )                    ; ROM:U2|altsyncram:WideNor0_rtl_0|altsyncram_uau:auto_generated|ram_block1a0~porta_address_reg8 ; ROM:U2|OUTP[0]                                                                                 ; CLK        ; CLK      ; None                        ; None                      ; 8.455 ns                ;