提供《这是用VHDL语言编写的一个DDS频率合成器的源程序》完整VHDL/FPGA/Verilog工程技术资料下载(归档大小 954 K),包含相关硬件原理图参考、开发文档或源代码工程。
已自动扫描归档包内目录结构与文件清单
源码与文本文档支持点击「在线阅读」,二进制/媒体文件请下载压缩包后使用
1
FILE
dds.flow.rpt
5.4 KB
包内组件
2
FILE
dds.qpf
907 B
包内组件
3
FILE
dds.qsf
1.9 KB
包内组件
4
FILE
dds.map.rpt
28.4 KB
包内组件
5
FILE
dds.fit.summary
596 B
包内组件
6
FILE
dds.done
26 B
包内组件
7
FILE
dds.pin
26.1 KB
包内组件
8
FILE
dds.tan.summary
1.4 KB
包内组件
9
FILE
dds.eda.rpt
5 KB
包内组件
10
FILE
dds_modelsim.xrf
32.8 KB
包内组件
11
FILE
dds.vho
242.9 KB
包内组件
12
FILE
dds_vhd.sdo
282.1 KB
包内组件