这是用VHDL语言编写的一个DDS频率合成器的源程序

提供《这是一个DDS程序,用VHDL编写,实现的是一个频率可调的方波》完整VHDL/FPGA/Verilog工程技术资料下载（归档大小 98 K），包含相关硬件原理图参考、开发文档或源代码工程。

用VHDL语言实现DDS直接数字频率合成器的设计，采用正弦RAM表，可实现频率可控的正弦数字信号，编译、仿真通过。

dds 用vhdl语言写成，可以看看！dds dds dds

一个可用的很不错的DDS 频率合成程序，用VHDL语言编写

提供《这是一个用VHDL语言写的分频程序,可用得着》完整VHDL/FPGA/Verilog工程技术资料下载（归档大小 129 K），包含相关硬件原理图参考、开发文档或源代码工程。

提供《这个是VHDL语言编写的LCD1602程序@》完整VHDL/FPGA/Verilog工程技术资料下载（归档大小 535 K），包含相关硬件原理图参考、开发文档或源代码工程。