虫虫首页|资源下载|资源专辑|精品软件
登录|注册

您现在的位置是:虫虫下载站 > 资源下载 > VHDL/FPGA/Verilog > 用VHDL语言实现DDS直接数字频率合成器的设计

用VHDL语言实现DDS直接数字频率合成器的设计

资 源 简 介

用VHDL语言实现DDS直接数字频率合成器的设计,采用正弦RAM表,可实现频率可控的正弦数字信号,编译、仿真通过。

相 关 资 源