sample.fit.rpt

运行在FPGA上的Verilog程序(实现对ADC的控制)...

+--------+----------+---------+--------------+--------+----------------------+------------------+


+----------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                            ;
+----------------------+-------------+---------+----------------------+------------------+
; Name                 ; Location    ; Fan-Out ; Global Resource Used ; Global Line Name ;
+----------------------+-------------+---------+----------------------+------------------+
; clk                  ; PIN_93      ; 5       ; Global clock         ; GCLK6            ;
; current_state.state4 ; LC_X8_Y6_N2 ; 10      ; Global clock         ; GCLK2            ;
; reset                ; PIN_144     ; 5       ; Global clock         ; GCLK3            ;
+----------------------+-------------+---------+----------------------+------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+----------------------+----------+
; Name                 ; Fan-Out  ;
+----------------------+----------+
; enable               ; 5        ;
; current_state.state1 ; 3        ;
; EOC                  ; 2        ;
; dataOut[7]$latch     ; 2        ;
; dataOut[6]$latch     ; 2        ;
; dataOut[5]$latch     ; 2        ;
; dataOut[4]$latch     ; 2        ;
; dataOut[3]$latch     ; 2        ;
; dataOut[2]$latch     ; 2        ;
; dataOut[1]$latch     ; 2        ;
; dataOut[0]$latch     ; 2        ;
; current_state.state2 ; 2        ;
; current_state.state3 ; 2        ;
; dataIn[7]            ; 1        ;
; dataIn[6]            ; 1        ;
; dataIn[5]            ; 1        ;
; dataIn[4]            ; 1        ;
; dataIn[3]            ; 1        ;
; dataIn[2]            ; 1        ;
; dataIn[1]            ; 1        ;
; dataIn[0]            ; 1        ;
; current_state.state0 ; 1        ;
; OE~0                 ; 1        ;
+----------------------+----------+


+----------------------------------------------------+
; Interconnect Usage Summary                         ;
+----------------------------+-----------------------+
; Interconnect Resource Type ; Usage                 ;
+----------------------------+-----------------------+
; C4s                        ; 43 / 8,840 ( < 1 % )  ;
; Direct links               ; 1 / 11,506 ( < 1 % )  ;
; Global clocks              ; 3 / 8 ( 38 % )        ;
; LAB clocks                 ; 9 / 156 ( 6 % )       ;
; LUT chains                 ; 0 / 2,619 ( 0 % )     ;
; Local interconnects        ; 32 / 11,506 ( < 1 % ) ;
; M4K buffers                ; 0 / 468 ( 0 % )       ;
; R4s                        ; 53 / 7,520 ( < 1 % )  ;
+----------------------------+-----------------------+


+--------------------------------------------------------------------------+
; LAB Logic Elements                                                       ;
+--------------------------------------------+-----------------------------+
; Number of Logic Elements  (Average = 1.44) ; Number of LABs  (Total = 9) ;
+--------------------------------------------+-----------------------------+
; 1                                          ; 8                           ;
; 2                                          ; 0                           ;
; 3                                          ; 0                           ;
; 4                                          ; 0                           ;
; 5                                          ; 1                           ;
; 6                                          ; 0                           ;
; 7                                          ; 0                           ;
; 8                                          ; 0                           ;
; 9                                          ; 0                           ;
; 10                                         ; 0                           ;
+--------------------------------------------+-----------------------------+


+------------------------------------------------------------------+
; LAB-wide Signals                                                 ;
+------------------------------------+-----------------------------+
; LAB-wide Signals  (Average = 0.33) ; Number of LABs  (Total = 9) ;
+------------------------------------+-----------------------------+
; 1 Async. clear                     ; 1                           ;
; 1 Clock                            ; 1                           ;
; 1 Clock enable                     ; 1                           ;
+------------------------------------+-----------------------------+


+---------------------------------------------------------------------------+
; LAB Signals Sourced                                                       ;
+---------------------------------------------+-----------------------------+
; Number of Signals Sourced  (Average = 1.56) ; Number of LABs  (Total = 9) ;
+---------------------------------------------+-----------------------------+
; 0                                           ; 0                           ;
; 1                                           ; 8                           ;
; 2                                           ; 0                           ;
; 3                                           ; 0                           ;
; 4                                           ; 0                           ;
; 5                                           ; 0                           ;
; 6                                           ; 1                           ;
+---------------------------------------------+-----------------------------+


+-------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                       ;
+-------------------------------------------------+-----------------------------+
; Number of Signals Sourced Out  (Average = 1.22) ; Number of LABs  (Total = 9) ;
+-------------------------------------------------+-----------------------------+
; 0                                               ; 0                           ;
; 1                                               ; 8                           ;
; 2                                               ; 0                           ;
; 3                                               ; 1                           ;
+-------------------------------------------------+-----------------------------+


+---------------------------------------------------------------------------+
; LAB Distinct Inputs                                                       ;
+---------------------------------------------+-----------------------------+
; Number of Distinct Inputs  (Average = 2.22) ; Number of LABs  (Total = 9) ;
+---------------------------------------------+-----------------------------+
; 0                                           ; 0                           ;
; 1                                           ; 0