运行在FPGA上的Verilog程序，实现对ADC的控制。在控制模块提供的时钟及控制信号下工作，完成模拟信号的量化和编码。
已自动扫描归档包内目录结构与文件清单
源码与文本文档支持点击「在线阅读」，二进制/媒体文件请下载压缩包后使用
1
FILE
liangzhu.fit.eqn
37.3 KB
包内组件
2
FILE
liangzhu.pin
29.5 KB
包内组件
3
FILE
liangzhu.tan.rpt
96.7 KB
包内组件
4
FILE
liangzhu.flow.rpt
3.7 KB
包内组件
5
FILE
liangzhu.tan.summary
1.3 KB
包内组件
6
FILE
liangzhu.fit.summary
444 B
包内组件
7
FILE
liangzhu.qpf
943 B
包内组件
8
FILE
liangzhu.v
3.6 KB
包内组件
9
FILE
liangzhu.fit.rpt
72.3 KB
包内组件
10
FILE
liangzhu.map.summary
385 B
包内组件
11
FILE
liangzhu.map.eqn
29.9 KB
包内组件
12
FILE
liangzhu.sof
137.2 KB
包内组件