lcdfinal.tan.rpt

来自「LCD显示」· RPT 代码 · 共 288 行 · 第 1/5 页

; N/A                                     ; 286.45 MHz ( period = 3.491 ns )                    ; LCD_TEST_systemlocked:u3|LUT_INDEX[4] ; LCD_TEST_systemlocked:u3|LUT_INDEX[2]   ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.277 ns                ;
; N/A                                     ; 286.45 MHz ( period = 3.491 ns )                    ; LCD_TEST_systemlocked:u3|LUT_INDEX[4] ; LCD_TEST_systemlocked:u3|LUT_INDEX[1]   ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.277 ns                ;
; N/A                                     ; 286.45 MHz ( period = 3.491 ns )                    ; LCD_TEST_systemlocked:u3|LUT_INDEX[4] ; LCD_TEST_systemlocked:u3|LUT_INDEX[4]   ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.277 ns                ;
; N/A                                     ; 289.18 MHz ( period = 3.458 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[4]      ; LCD_TEST_systemlocked:u3|mDLY[7]        ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.244 ns                ;
; N/A                                     ; 289.18 MHz ( period = 3.458 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[4]      ; LCD_TEST_systemlocked:u3|mDLY[5]        ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.244 ns                ;
; N/A                                     ; 289.18 MHz ( period = 3.458 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[4]      ; LCD_TEST_systemlocked:u3|mDLY[6]        ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.244 ns                ;
; N/A                                     ; 289.18 MHz ( period = 3.458 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[4]      ; LCD_TEST_systemlocked:u3|mDLY[8]        ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.244 ns                ;
; N/A                                     ; 289.18 MHz ( period = 3.458 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[4]      ; LCD_TEST_systemlocked:u3|mDLY[1]        ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.244 ns                ;
; N/A                                     ; 289.18 MHz ( period = 3.458 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[4]      ; LCD_TEST_systemlocked:u3|mDLY[4]        ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.244 ns                ;
; N/A                                     ; 289.18 MHz ( period = 3.458 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[4]      ; LCD_TEST_systemlocked:u3|mDLY[3]        ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.244 ns                ;
; N/A                                     ; 289.18 MHz ( period = 3.458 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[4]      ; LCD_TEST_systemlocked:u3|mDLY[2]        ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.244 ns                ;
; N/A                                     ; 289.18 MHz ( period = 3.458 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[4]      ; LCD_TEST_systemlocked:u3|mDLY[0]        ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.244 ns                ;
; N/A                                     ; 289.44 MHz ( period = 3.455 ns )                    ; LCD_TEST_systemlocked:u3|LUT_INDEX[2] ; LCD_TEST_systemlocked:u3|LUT_INDEX[3]   ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.241 ns                ;
; N/A                                     ; 289.44 MHz ( period = 3.455 ns )                    ; LCD_TEST_systemlocked:u3|LUT_INDEX[2] ; LCD_TEST_systemlocked:u3|LUT_INDEX[5]   ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.241 ns                ;
; N/A                                     ; 289.44 MHz ( period = 3.455 ns )                    ; LCD_TEST_systemlocked:u3|LUT_INDEX[2] ; LCD_TEST_systemlocked:u3|LUT_INDEX[2]   ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.241 ns                ;
; N/A                                     ; 289.44 MHz ( period = 3.455 ns )                    ; LCD_TEST_systemlocked:u3|LUT_INDEX[2] ; LCD_TEST_systemlocked:u3|LUT_INDEX[1]   ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.241 ns                ;
; N/A                                     ; 289.44 MHz ( period = 3.455 ns )                    ; LCD_TEST_systemlocked:u3|LUT_INDEX[2] ; LCD_TEST_systemlocked:u3|LUT_INDEX[4]   ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.241 ns                ;
; N/A                                     ; 289.52 MHz ( period = 3.454 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[10]     ; LCD_TEST_systemlocked:u3|mDLY[17]       ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.240 ns                ;
; N/A                                     ; 289.52 MHz ( period = 3.454 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[10]     ; LCD_TEST_systemlocked:u3|mDLY[15]       ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.240 ns                ;
; N/A                                     ; 289.52 MHz ( period = 3.454 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[10]     ; LCD_TEST_systemlocked:u3|mDLY[16]       ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.240 ns                ;
; N/A                                     ; 289.52 MHz ( period = 3.454 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[10]     ; LCD_TEST_systemlocked:u3|mDLY[13]       ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.240 ns                ;
; N/A                                     ; 289.52 MHz ( period = 3.454 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[10]     ; LCD_TEST_systemlocked:u3|mDLY[14]       ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.240 ns                ;
; N/A                                     ; 289.52 MHz ( period = 3.454 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[10]     ; LCD_TEST_systemlocked:u3|mDLY[12]       ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.240 ns                ;
; N/A                                     ; 289.52 MHz ( period = 3.454 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[10]     ; LCD_TEST_systemlocked:u3|mDLY[11]       ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.240 ns                ;
; N/A                                     ; 289.52 MHz ( period = 3.454 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[10]     ; LCD_TEST_systemlocked:u3|mDLY[10]       ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.240 ns                ;
; N/A                                     ; 289.52 MHz ( period = 3.454 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[10]     ; LCD_TEST_systemlocked:u3|mDLY[9]        ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.240 ns                ;
; N/A                                     ; 290.28 MHz ( period = 3.445 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[16]     ; LCD_TEST_systemlocked:u3|mDLY[7]        ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.229 ns                ;
; N/A                                     ; 290.28 MHz ( period = 3.445 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[16]     ; LCD_TEST_systemlocked:u3|mDLY[5]        ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.229 ns                ;
; N/A                                     ; 290.28 MHz ( period = 3.445 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[16]     ; LCD_TEST_systemlocked:u3|mDLY[6]        ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.229 ns                ;
; N/A                                     ; 290.28 MHz ( period = 3.445 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[16]     ; LCD_TEST_systemlocked:u3|mDLY[8]        ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.229 ns                ;
; N/A                                     ; 290.28 MHz ( period = 3.445 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[16]     ; LCD_TEST_systemlocked:u3|mDLY[1]        ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.229 ns                ;
; N/A                                     ; 290.28 MHz ( period = 3.445 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[16]     ; LCD_TEST_systemlocked:u3|mDLY[4]        ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.229 ns                ;
; N/A                                     ; 290.28 MHz ( period = 3.445 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[16]     ; LCD_TEST_systemlocked:u3|mDLY[3]        ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.229 ns                ;
; N/A                                     ; 290.28 MHz ( period = 3.445 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[16]     ; LCD_TEST_systemlocked:u3|mDLY[2]        ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.229 ns                ;
; N/A                                     ; 290.28 MHz ( period = 3.445 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[16]     ; LCD_TEST_systemlocked:u3|mDLY[0]        ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.229 ns                ;
; N/A                                     ; 291.21 MHz ( period = 3.434 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[14]     ; LCD_TEST_systemlocked:u3|mDLY[7]        ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.218 ns                ;
; N/A                                     ; 291.21 MHz ( period = 3.434 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[14]     ; LCD_TEST_systemlocked:u3|mDLY[5]        ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.218 ns                ;
; N/A                                     ; 291.21 MHz ( period = 3.434 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[14]     ; LCD_TEST_systemlocked:u3|mDLY[6]        ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.218 ns                ;
; N/A                                     ; 291.21 MHz ( period = 3.434 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[14]     ; LCD_TEST_systemlocked:u3|mDLY[8]        ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.218 ns                ;
; N/A                                     ; 291.21 MHz ( period = 3.434 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[14]     ; LCD_TEST_systemlocked:u3|mDLY[1]        ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.218 ns                ;
; N/A                                     ; 291.21 MHz ( period = 3.434 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[14]     ; LCD_TEST_systemlocked:u3|mDLY[4]        ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.218 ns                ;
; N/A                                     ; 291.21 MHz ( period = 3.434 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[14]     ; LCD_TEST_systemlocked:u3|mDLY[3]        ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.218 ns                ;
; N/A                                     ; 291.21 MHz ( period = 3.434 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[14]     ; LCD_TEST_systemlocked:u3|mDLY[2]        ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.218 ns                ;
; N/A                                     ; 291.21 MHz ( period = 3.434 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[14]     ; LCD_TEST_systemlocked:u3|mDLY[0]        ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.218 ns                ;
; N/A                                     ; 292.14 MHz ( period = 3.423 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[1]      ; LCD_TEST_systemlocked:u3|mDLY[7]        ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.209 ns                ;
; N/A                                     ; 292.14 MHz ( period = 3.423 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[1]      ; LCD_TEST_systemlocked:u3|mDLY[5]        ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.209 ns                ;
; N/A                                     ; 292.14 MHz ( period = 3.423 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[1]      ; LCD_TEST_systemlocked:u3|mDLY[6]        ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.209 ns                ;
; N/A                                     ; 292.14 MHz ( period = 3.423 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[1]      ; LCD_TEST_systemlocked:u3|mDLY[8]        ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.209 ns                ;
; N/A                                     ; 292.14 MHz ( period = 3.423 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[1]      ; LCD_TEST_systemlocked:u3|mDLY[1]        ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.209 ns                ;
; N/A                                     ; 292.14 MHz ( period = 3.423 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[1]      ; LCD_TEST_systemlocked:u3|mDLY[4]        ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.209 ns                ;
; N/A                                     ; 292.14 MHz ( period = 3.423 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[1]      ; LCD_TEST_systemlocked:u3|mDLY[3]        ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.209 ns                ;
; N/A                                     ; 292.14 MHz ( period = 3.423 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[1]      ; LCD_TEST_systemlocked:u3|mDLY[2]        ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.209 ns                ;
; N/A                                     ; 292.14 MHz ( period = 3.423 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[1]      ; LCD_TEST_systemlocked:u3|mDLY[0]        ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.209 ns                ;
; N/A                                     ; 292.91 MHz ( period = 3.414 ns )                    ; LCD_TEST_systemlocked:u3|LUT_INDEX[1] ; LCD_TEST_systemlocked:u3|LUT_INDEX[3]   ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.200 ns                ;
; N/A                                     ; 292.91 MHz ( period = 3.414 ns )                    ; LCD_TEST_systemlocked:u3|LUT_INDEX[1] ; LCD_TEST_systemlocked:u3|LUT_INDEX[5]   ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.200 ns                ;
; N/A                                     ; 292.91 MHz