lcdfinal.tan.rpt

来自「LCD显示」· RPT 代码 · 共 288 行 · 第 1/5 页

; N/A                                     ; 276.63 MHz ( period = 3.615 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[6]      ; LCD_TEST_systemlocked:u3|mDLY[7]        ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.401 ns                ;
; N/A                                     ; 276.63 MHz ( period = 3.615 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[6]      ; LCD_TEST_systemlocked:u3|mDLY[5]        ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.401 ns                ;
; N/A                                     ; 276.63 MHz ( period = 3.615 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[6]      ; LCD_TEST_systemlocked:u3|mDLY[6]        ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.401 ns                ;
; N/A                                     ; 276.63 MHz ( period = 3.615 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[6]      ; LCD_TEST_systemlocked:u3|mDLY[8]        ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.401 ns                ;
; N/A                                     ; 276.63 MHz ( period = 3.615 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[6]      ; LCD_TEST_systemlocked:u3|mDLY[1]        ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.401 ns                ;
; N/A                                     ; 276.63 MHz ( period = 3.615 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[6]      ; LCD_TEST_systemlocked:u3|mDLY[4]        ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.401 ns                ;
; N/A                                     ; 276.63 MHz ( period = 3.615 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[6]      ; LCD_TEST_systemlocked:u3|mDLY[3]        ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.401 ns                ;
; N/A                                     ; 276.63 MHz ( period = 3.615 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[6]      ; LCD_TEST_systemlocked:u3|mDLY[2]        ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.401 ns                ;
; N/A                                     ; 276.63 MHz ( period = 3.615 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[6]      ; LCD_TEST_systemlocked:u3|mDLY[0]        ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.401 ns                ;
; N/A                                     ; 278.55 MHz ( period = 3.590 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[7]      ; LCD_TEST_systemlocked:u3|mDLY[7]        ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.376 ns                ;
; N/A                                     ; 278.55 MHz ( period = 3.590 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[7]      ; LCD_TEST_systemlocked:u3|mDLY[5]        ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.376 ns                ;
; N/A                                     ; 278.55 MHz ( period = 3.590 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[7]      ; LCD_TEST_systemlocked:u3|mDLY[6]        ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.376 ns                ;
; N/A                                     ; 278.55 MHz ( period = 3.590 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[7]      ; LCD_TEST_systemlocked:u3|mDLY[8]        ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.376 ns                ;
; N/A                                     ; 278.55 MHz ( period = 3.590 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[7]      ; LCD_TEST_systemlocked:u3|mDLY[1]        ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.376 ns                ;
; N/A                                     ; 278.55 MHz ( period = 3.590 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[7]      ; LCD_TEST_systemlocked:u3|mDLY[4]        ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.376 ns                ;
; N/A                                     ; 278.55 MHz ( period = 3.590 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[7]      ; LCD_TEST_systemlocked:u3|mDLY[3]        ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.376 ns                ;
; N/A                                     ; 278.55 MHz ( period = 3.590 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[7]      ; LCD_TEST_systemlocked:u3|mDLY[2]        ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.376 ns                ;
; N/A                                     ; 278.55 MHz ( period = 3.590 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[7]      ; LCD_TEST_systemlocked:u3|mDLY[0]        ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.376 ns                ;
; N/A                                     ; 278.94 MHz ( period = 3.585 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[11]     ; LCD_TEST_systemlocked:u3|mDLY[17]       ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.371 ns                ;
; N/A                                     ; 278.94 MHz ( period = 3.585 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[11]     ; LCD_TEST_systemlocked:u3|mDLY[15]       ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.371 ns                ;
; N/A                                     ; 278.94 MHz ( period = 3.585 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[11]     ; LCD_TEST_systemlocked:u3|mDLY[16]       ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.371 ns                ;
; N/A                                     ; 278.94 MHz ( period = 3.585 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[11]     ; LCD_TEST_systemlocked:u3|mDLY[13]       ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.371 ns                ;
; N/A                                     ; 278.94 MHz ( period = 3.585 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[11]     ; LCD_TEST_systemlocked:u3|mDLY[14]       ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.371 ns                ;
; N/A                                     ; 278.94 MHz ( period = 3.585 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[11]     ; LCD_TEST_systemlocked:u3|mDLY[12]       ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.371 ns                ;
; N/A                                     ; 278.94 MHz ( period = 3.585 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[11]     ; LCD_TEST_systemlocked:u3|mDLY[11]       ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.371 ns                ;
; N/A                                     ; 278.94 MHz ( period = 3.585 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[11]     ; LCD_TEST_systemlocked:u3|mDLY[10]       ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.371 ns                ;
; N/A                                     ; 278.94 MHz ( period = 3.585 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[11]     ; LCD_TEST_systemlocked:u3|mDLY[9]        ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.371 ns                ;
; N/A                                     ; 281.85 MHz ( period = 3.548 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[6]      ; LCD_TEST_systemlocked:u3|mDLY[17]       ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.336 ns                ;
; N/A                                     ; 281.85 MHz ( period = 3.548 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[6]      ; LCD_TEST_systemlocked:u3|mDLY[15]       ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.336 ns                ;
; N/A                                     ; 281.85 MHz ( period = 3.548 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[6]      ; LCD_TEST_systemlocked:u3|mDLY[16]       ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.336 ns                ;
; N/A                                     ; 281.85 MHz ( period = 3.548 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[6]      ; LCD_TEST_systemlocked:u3|mDLY[13]       ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.336 ns                ;
; N/A                                     ; 281.85 MHz ( period = 3.548 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[6]      ; LCD_TEST_systemlocked:u3|mDLY[14]       ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.336 ns                ;
; N/A                                     ; 281.85 MHz ( period = 3.548 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[6]      ; LCD_TEST_systemlocked:u3|mDLY[12]       ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.336 ns                ;
; N/A                                     ; 281.85 MHz ( period = 3.548 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[6]      ; LCD_TEST_systemlocked:u3|mDLY[11]       ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.336 ns                ;
; N/A                                     ; 281.85 MHz ( period = 3.548 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[6]      ; LCD_TEST_systemlocked:u3|mDLY[10]       ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.336 ns                ;
; N/A                                     ; 281.85 MHz ( period = 3.548 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[6]      ; LCD_TEST_systemlocked:u3|mDLY[9]        ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.336 ns                ;
; N/A                                     ; 281.85 MHz ( period = 3.548 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[9]      ; LCD_TEST_systemlocked:u3|mLCD_ST.000000 ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.335 ns                ;
; N/A                                     ; 282.41 MHz ( period = 3.541 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[9]      ; LCD_TEST_systemlocked:u3|mLCD_ST.000001 ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.328 ns                ;
; N/A                                     ; 283.85 MHz ( period = 3.523 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[7]      ; LCD_TEST_systemlocked:u3|mDLY[17]       ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.311 ns                ;
; N/A                                     ; 283.85 MHz ( period = 3.523 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[7]      ; LCD_TEST_systemlocked:u3|mDLY[15]       ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.311 ns                ;
; N/A                                     ; 283.85 MHz ( period = 3.523 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[7]      ; LCD_TEST_systemlocked:u3|mDLY[16]       ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.311 ns                ;
; N/A                                     ; 283.85 MHz ( period = 3.523 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[7]      ; LCD_TEST_systemlocked:u3|mDLY[13]       ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.311 ns                ;
; N/A                                     ; 283.85 MHz ( period = 3.523 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[7]      ; LCD_TEST_systemlocked:u3|mDLY[14]       ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.311 ns                ;
; N/A                                     ; 283.85 MHz ( period = 3.523 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[7]      ; LCD_TEST_systemlocked:u3|mDLY[12]       ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.311 ns                ;
; N/A                                     ; 283.85 MHz ( period = 3.523 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[7]      ; LCD_TEST_systemlocked:u3|mDLY[11]       ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.311 ns                ;
; N/A                                     ; 283.85 MHz ( period = 3.523 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[7]      ; LCD_TEST_systemlocked:u3|mDLY[10]       ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.311 ns                ;
; N/A                                     ; 283.85 MHz ( period = 3.523 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[7]      ; LCD_TEST_systemlocked:u3|mDLY[9]        ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.311 ns                ;
; N/A                                     ; 284.01 MHz ( period = 3.521 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[10]     ; LCD_TEST_systemlocked:u3|mDLY[7]        ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.305 ns                ;
; N/A                                     ; 284.01 MHz ( period = 3.521 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[10]     ; LCD_TEST_systemlocked:u3|mDLY[5]        ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.305 ns                ;
; N/A                                     ; 284.01 MHz ( period = 3.521 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[10]     ; LCD_TEST_systemlocked:u3|mDLY[6]        ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.305 ns                ;
; N/A                                     ; 284.01 MHz ( period = 3.521 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[10]     ; LCD_TEST_systemlocked:u3|mDLY[8]        ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.305 ns                ;
; N/A                                     ; 284.01 MHz ( period = 3.521 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[10]     ; LCD_TEST_systemlocked:u3|mDLY[1]        ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.305 ns                ;
; N/A                                     ; 284.01 MHz ( period = 3.521 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[10]     ; LCD_TEST_systemlocked:u3|mDLY[4]        ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.305 ns                ;
; N/A                                     ; 284.01 MHz ( period = 3.521 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[10]     ; LCD_TEST_systemlocked:u3|mDLY[3]        ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.305 ns                ;
; N/A                                     ; 284.01 MHz ( period = 3.521 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[10]     ; LCD_TEST_systemlocked:u3|mDLY[2]        ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.305 ns                ;
; N/A                                     ; 284.01 MHz ( period = 3.521 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[10]     ; LCD_TEST_systemlocked:u3|mDLY[0]        ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.305 ns                ;
; N/A                                     ; 286.45 MHz ( period = 3.491 ns )                    ; LCD_TEST_systemlocked:u3|LUT_INDEX[4] ; LCD_TEST_systemlocked:u3|LUT_INDEX[3]   ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.277 ns                ;
; N/A                                     ; 286.45 MHz ( period = 3.491 ns )                    ; LCD_TEST_systemlocked:u3|LUT_INDEX[4] ; LCD_TEST_systemlocked:u3|LUT_INDEX[5]   ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.277 ns                ;