lcdfinal.tan.rpt

来自「LCD显示」· RPT 代码 · 共 288 行 · 第 1/5 页

; N/A                                     ; 265.11 MHz ( period = 3.772 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[5]      ; LCD_TEST_systemlocked:u3|mDLY[4]        ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.558 ns                ;
; N/A                                     ; 265.11 MHz ( period = 3.772 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[5]      ; LCD_TEST_systemlocked:u3|mDLY[3]        ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.558 ns                ;
; N/A                                     ; 265.11 MHz ( period = 3.772 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[5]      ; LCD_TEST_systemlocked:u3|mDLY[2]        ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.558 ns                ;
; N/A                                     ; 265.11 MHz ( period = 3.772 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[5]      ; LCD_TEST_systemlocked:u3|mDLY[0]        ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.558 ns                ;
; N/A                                     ; 269.91 MHz ( period = 3.705 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[5]      ; LCD_TEST_systemlocked:u3|mDLY[17]       ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.493 ns                ;
; N/A                                     ; 269.91 MHz ( period = 3.705 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[5]      ; LCD_TEST_systemlocked:u3|mDLY[15]       ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.493 ns                ;
; N/A                                     ; 269.91 MHz ( period = 3.705 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[5]      ; LCD_TEST_systemlocked:u3|mDLY[16]       ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.493 ns                ;
; N/A                                     ; 269.91 MHz ( period = 3.705 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[5]      ; LCD_TEST_systemlocked:u3|mDLY[13]       ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.493 ns                ;
; N/A                                     ; 269.91 MHz ( period = 3.705 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[5]      ; LCD_TEST_systemlocked:u3|mDLY[14]       ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.493 ns                ;
; N/A                                     ; 269.91 MHz ( period = 3.705 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[5]      ; LCD_TEST_systemlocked:u3|mDLY[12]       ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.493 ns                ;
; N/A                                     ; 269.91 MHz ( period = 3.705 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[5]      ; LCD_TEST_systemlocked:u3|mDLY[11]       ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.493 ns                ;
; N/A                                     ; 269.91 MHz ( period = 3.705 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[5]      ; LCD_TEST_systemlocked:u3|mDLY[10]       ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.493 ns                ;
; N/A                                     ; 269.91 MHz ( period = 3.705 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[5]      ; LCD_TEST_systemlocked:u3|mDLY[9]        ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.493 ns                ;
; N/A                                     ; 269.91 MHz ( period = 3.705 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[12]     ; LCD_TEST_systemlocked:u3|mDLY[7]        ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.489 ns                ;
; N/A                                     ; 269.91 MHz ( period = 3.705 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[12]     ; LCD_TEST_systemlocked:u3|mDLY[5]        ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.489 ns                ;
; N/A                                     ; 269.91 MHz ( period = 3.705 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[12]     ; LCD_TEST_systemlocked:u3|mDLY[6]        ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.489 ns                ;
; N/A                                     ; 269.91 MHz ( period = 3.705 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[12]     ; LCD_TEST_systemlocked:u3|mDLY[8]        ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.489 ns                ;
; N/A                                     ; 269.91 MHz ( period = 3.705 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[12]     ; LCD_TEST_systemlocked:u3|mDLY[1]        ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.489 ns                ;
; N/A                                     ; 269.91 MHz ( period = 3.705 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[12]     ; LCD_TEST_systemlocked:u3|mDLY[4]        ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.489 ns                ;
; N/A                                     ; 269.91 MHz ( period = 3.705 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[12]     ; LCD_TEST_systemlocked:u3|mDLY[3]        ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.489 ns                ;
; N/A                                     ; 269.91 MHz ( period = 3.705 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[12]     ; LCD_TEST_systemlocked:u3|mDLY[2]        ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.489 ns                ;
; N/A                                     ; 269.91 MHz ( period = 3.705 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[12]     ; LCD_TEST_systemlocked:u3|mDLY[0]        ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.489 ns                ;
; N/A                                     ; 270.49 MHz ( period = 3.697 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[15]     ; LCD_TEST_systemlocked:u3|mDLY[7]        ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.481 ns                ;
; N/A                                     ; 270.49 MHz ( period = 3.697 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[15]     ; LCD_TEST_systemlocked:u3|mDLY[5]        ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.481 ns                ;
; N/A                                     ; 270.49 MHz ( period = 3.697 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[15]     ; LCD_TEST_systemlocked:u3|mDLY[6]        ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.481 ns                ;
; N/A                                     ; 270.49 MHz ( period = 3.697 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[15]     ; LCD_TEST_systemlocked:u3|mDLY[8]        ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.481 ns                ;
; N/A                                     ; 270.49 MHz ( period = 3.697 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[15]     ; LCD_TEST_systemlocked:u3|mDLY[1]        ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.481 ns                ;
; N/A                                     ; 270.49 MHz ( period = 3.697 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[15]     ; LCD_TEST_systemlocked:u3|mDLY[4]        ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.481 ns                ;
; N/A                                     ; 270.49 MHz ( period = 3.697 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[15]     ; LCD_TEST_systemlocked:u3|mDLY[3]        ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.481 ns                ;
; N/A                                     ; 270.49 MHz ( period = 3.697 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[15]     ; LCD_TEST_systemlocked:u3|mDLY[2]        ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.481 ns                ;
; N/A                                     ; 270.49 MHz ( period = 3.697 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[15]     ; LCD_TEST_systemlocked:u3|mDLY[0]        ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.481 ns                ;
; N/A                                     ; 273.82 MHz ( period = 3.652 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[11]     ; LCD_TEST_systemlocked:u3|mDLY[7]        ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.436 ns                ;
; N/A                                     ; 273.82 MHz ( period = 3.652 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[11]     ; LCD_TEST_systemlocked:u3|mDLY[5]        ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.436 ns                ;
; N/A                                     ; 273.82 MHz ( period = 3.652 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[11]     ; LCD_TEST_systemlocked:u3|mDLY[6]        ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.436 ns                ;
; N/A                                     ; 273.82 MHz ( period = 3.652 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[11]     ; LCD_TEST_systemlocked:u3|mDLY[8]        ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.436 ns                ;
; N/A                                     ; 273.82 MHz ( period = 3.652 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[11]     ; LCD_TEST_systemlocked:u3|mDLY[1]        ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.436 ns                ;
; N/A                                     ; 273.82 MHz ( period = 3.652 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[11]     ; LCD_TEST_systemlocked:u3|mDLY[4]        ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.436 ns                ;
; N/A                                     ; 273.82 MHz ( period = 3.652 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[11]     ; LCD_TEST_systemlocked:u3|mDLY[3]        ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.436 ns                ;
; N/A                                     ; 273.82 MHz ( period = 3.652 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[11]     ; LCD_TEST_systemlocked:u3|mDLY[2]        ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.436 ns                ;
; N/A                                     ; 273.82 MHz ( period = 3.652 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[11]     ; LCD_TEST_systemlocked:u3|mDLY[0]        ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.436 ns                ;
; N/A                                     ; 274.88 MHz ( period = 3.638 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[12]     ; LCD_TEST_systemlocked:u3|mDLY[17]       ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.424 ns                ;
; N/A                                     ; 274.88 MHz ( period = 3.638 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[12]     ; LCD_TEST_systemlocked:u3|mDLY[15]       ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.424 ns                ;
; N/A                                     ; 274.88 MHz ( period = 3.638 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[12]     ; LCD_TEST_systemlocked:u3|mDLY[16]       ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.424 ns                ;
; N/A                                     ; 274.88 MHz ( period = 3.638 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[12]     ; LCD_TEST_systemlocked:u3|mDLY[13]       ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.424 ns                ;
; N/A                                     ; 274.88 MHz ( period = 3.638 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[12]     ; LCD_TEST_systemlocked:u3|mDLY[14]       ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.424 ns                ;
; N/A                                     ; 274.88 MHz ( period = 3.638 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[12]     ; LCD_TEST_systemlocked:u3|mDLY[12]       ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.424 ns                ;
; N/A                                     ; 274.88 MHz ( period = 3.638 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[12]     ; LCD_TEST_systemlocked:u3|mDLY[11]       ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.424 ns                ;
; N/A                                     ; 274.88 MHz ( period = 3.638 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[12]     ; LCD_TEST_systemlocked:u3|mDLY[10]       ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.424 ns                ;
; N/A                                     ; 274.88 MHz ( period = 3.638 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[12]     ; LCD_TEST_systemlocked:u3|mDLY[9]        ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.424 ns                ;
; N/A                                     ; 275.48 MHz ( period = 3.630 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[15]     ; LCD_TEST_systemlocked:u3|mDLY[17]       ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.416 ns                ;
; N/A                                     ; 275.48 MHz ( period = 3.630 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[15]     ; LCD_TEST_systemlocked:u3|mDLY[15]       ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.416 ns                ;
; N/A                                     ; 275.48 MHz ( period = 3.630 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[15]     ; LCD_TEST_systemlocked:u3|mDLY[16]       ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.416 ns                ;
; N/A                                     ; 275.48 MHz ( period = 3.630 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[15]     ; LCD_TEST_systemlocked:u3|mDLY[13]       ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.416 ns                ;
; N/A                                     ; 275.48 MHz ( period = 3.630 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[15]     ; LCD_TEST_systemlocked:u3|mDLY[14]       ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.416 ns                ;
; N/A                                     ; 275.48 MHz ( period = 3.630 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[15]     ; LCD_TEST_systemlocked:u3|mDLY[12]       ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.416 ns                ;
; N/A                                     ; 275.48 MHz ( period = 3.630 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[15]     ; LCD_TEST_systemlocked:u3|mDLY[11]       ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.416 ns                ;
; N/A                                     ; 275.48 MHz ( period = 3.630 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[15]     ; LCD_TEST_systemlocked:u3|mDLY[10]       ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.416 ns                ;
; N/A                                     ; 275.48 MHz ( period = 3.630 ns )                    ; LCD_TEST_systemlocked:u3|mDLY[15]     ; LCD_TEST_systemlocked:u3|mDLY[9]        ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.416 ns                ;