📄 ccd_dr.fit.rpt
字号:
; Interconnect Resource Type ; Usage ;
+----------------------------+-------------------+
; Output enables ; 0 / 6 ( 0 % ) ;
; PIA buffers ; 69 / 144 ( 48 % ) ;
+----------------------------+-------------------+
+----------------------------------------------------------------------+
; LAB Macrocells ;
+----------------------------------------+-----------------------------+
; Number of Macrocells (Average = 7.50) ; Number of LABs (Total = 4) ;
+----------------------------------------+-----------------------------+
; 0 ; 0 ;
; 1 ; 0 ;
; 2 ; 0 ;
; 3 ; 0 ;
; 4 ; 0 ;
; 5 ; 0 ;
; 6 ; 1 ;
; 7 ; 1 ;
; 8 ; 1 ;
; 9 ; 1 ;
+----------------------------------------+-----------------------------+
+-------------------------------------------------------------------------------+
; Shareable Expander ;
+-------------------------------------------------+-----------------------------+
; Number of shareable expanders (Average = 2.00) ; Number of LABs (Total = 2) ;
+-------------------------------------------------+-----------------------------+
; 0 ; 2 ;
; 1 ; 0 ;
; 2 ; 0 ;
; 3 ; 0 ;
; 4 ; 2 ;
+-------------------------------------------------+-----------------------------+
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Logic Cell Interconnection ;
+-----+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; LAB ; Logic Cell ; Input ; Output ;
+-----+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; A ; LC4 ; clk, cnt1[0]~reg0, cnt1[1]~reg0, cnt1[2]~reg0, cnt1[3]~reg0, cnt1[5]~reg0, cnt1[6]~reg0, cnt1[7]~reg0, cnt1[4]~reg0 ; cnt1[4]~reg0, cnt1[4], cnt1[5]~reg0, cnt1[6]~reg0, cnt1[7]~reg0, cnt2[0]~reg0, ccd_clk~reg0, cnt1[1]~reg0, cnt2[1]~reg0, rs, cp, clk1, cnt2[3]~reg0, cnt2[4]~reg0, cnt2[5]~reg0, cnt2[6]~reg0, cnt2[7]~reg0, cnt2[8]~reg0, cnt2[9]~reg0, cnt2[10]~reg0, cnt2[11]~reg0, cnt2[2]~reg0, LessThan0~53, ccd_sh~reg0, Selector3~129, LessThan0~59 ;
; A ; LC3 ; clk, cnt1[0]~reg0, cnt1[1]~reg0, cnt1[2]~reg0, cnt1[3]~reg0, cnt1[4]~reg0, cnt1[6]~reg0, cnt1[7]~reg0, cnt1[5]~reg0 ; cnt1[4]~reg0, cnt1[5]~reg0, cnt1[5], cnt1[6]~reg0, cnt1[7]~reg0, cnt2[0]~reg0, ccd_clk~reg0, cnt1[1]~reg0, cnt2[1]~reg0, rs, cp, clk1, cnt2[3]~reg0, cnt2[4]~reg0, cnt2[5]~reg0, cnt2[6]~reg0, cnt2[7]~reg0, cnt2[8]~reg0, cnt2[9]~reg0, cnt2[10]~reg0, cnt2[11]~reg0, cnt2[2]~reg0, LessThan0~52, LessThan0~53, Selector4~111, ccd_clk1~reg0, LessThan0~58, LessThan0~59 ;
; A ; LC1 ; clk, cnt1[6]~reg0, cnt1[5]~reg0, cnt1[4]~reg0, cnt1[3]~reg0, cnt1[2]~reg0, cnt1[0]~reg0, cnt1[1]~reg0, cnt1[7]~reg0 ; cnt1[4]~reg0, cnt1[5]~reg0, cnt1[7]~reg0, cnt1[7], cnt2[0]~reg0, ccd_clk~reg0, cnt1[1]~reg0, cnt2[1]~reg0, rs, cp, clk1, cnt2[3]~reg0, cnt2[4]~reg0, cnt2[5]~reg0, cnt2[6]~reg0, cnt2[7]~reg0, cnt2[8]~reg0, cnt2[9]~reg0, cnt2[10]~reg0, cnt2[11]~reg0, cnt2[2]~reg0, ccd_en~reg0, ccd_sh~reg0, ccd_clk1~reg0 ;
; A ; LC16 ; clk, cnt1[0]~reg0, cnt1[1]~reg0, cnt1[2]~reg0, cnt1[5]~reg0, cnt1[3]~reg0, cnt1[4]~reg0, cnt1[6]~reg0, cnt1[7]~reg0 ; cnt2[0], cnt2[1]~reg0, cnt2[3]~reg0, cnt2[4]~reg0, cnt2[5]~reg0, cnt2[6]~reg0, cnt2[7]~reg0, cnt2[8]~reg0, cnt2[9]~reg0, cnt2[10]~reg0, cnt2[11]~reg0, cnt2[2]~reg0, ccd_en~reg0, Selector4~111, Selector3~128 ;
; A ; LC11 ; clk, cnt2[0]~reg0, cnt2[1]~reg0, cnt1[0]~reg0, cnt1[1]~reg0, cnt1[2]~reg0, cnt1[5]~reg0, cnt1[3]~reg0, cnt1[4]~reg0, cnt1[6]~reg0, cnt1[7]~reg0 ; cnt2[1]~reg0, cnt2[1], cnt2[3]~reg0, cnt2[4]~reg0, cnt2[5]~reg0, cnt2[6]~reg0, cnt2[7]~reg0, cnt2[8]~reg0, cnt2[9]~reg0, cnt2[10]~reg0, cnt2[11]~reg0, cnt2[2]~reg0, ccd_en~reg0, ccd_sh~reg0, Selector3~128 ;
; A ; LC14 ; clk, cnt2[2]~reg0, cnt2[0]~reg0, cnt2[1]~reg0, cnt2[3]~reg0, cnt1[0]~reg0, cnt1[1]~reg0, cnt1[2]~reg0, cnt1[5]~reg0, cnt1[3]~reg0, cnt1[4]~reg0, cnt1[6]~reg0, cnt1[7]~reg0 ; cnt2[3]~reg0, cnt2[3], cnt2[4]~reg0, cnt2[5]~reg0, cnt2[6]~reg0, cnt2[7]~reg0, cnt2[8]~reg0, cnt2[9]~reg0, cnt2[10]~reg0, cnt2[11]~reg0, cnt2[2]~reg0, ccd_en~reg0, Selector4~110, ccd_sh~reg0, ccd_clk1~reg0 ;
; A ; LC5 ; clk, cnt2[5]~reg0, cnt2[4]~reg0, cnt2[3]~reg0, cnt2[2]~reg0, cnt2[0]~reg0, cnt2[1]~reg0, cnt2[6]~reg0, cnt1[0]~reg0, cnt1[1]~reg0, cnt1[2]~reg0, cnt1[5]~reg0, cnt1[3]~reg0, cnt1[4]~reg0, cnt1[6]~reg0, cnt1[7]~reg0 ; cnt2[4]~reg0, cnt2[5]~reg0, cnt2[6]~reg0, cnt2[6], cnt2[7]~reg0, cnt2[8]~reg0, cnt2[9]~reg0, cnt2[10]~reg0, cnt2[11]~reg0, cnt2[2]~reg0, ccd_en~reg0, Selector4~110, ccd_sh~reg0, ccd_clk1~reg0 ;
; B ; LC18 ; clk, cnt1[0]~reg0, cnt1[2]~reg0, cnt1[1]~reg0, cnt1[3]~reg0, cnt1[5]~reg0, cnt1[4]~reg0, cnt1[6]~reg0, cnt1[7]~reg0, cp ; cp, ccd_cp~9 ;
; B ; LC25 ; clk, cnt2[6]~reg0, cnt2[5]~reg0, cnt2[4]~reg0, cnt2[3]~reg0, cnt2[2]~reg0, cnt2[0]~reg0, cnt2[1]~reg0, cnt2[7]~reg0, cnt1[0]~reg0, cnt1[1]~reg0, cnt1[2]~reg0, cnt1[5]~reg0, cnt1[3]~reg0, cnt1[4]~reg0, cnt1[6]~reg0, cnt1[7]~reg0 ; cnt2[4]~reg0, cnt2[5]~reg0, cnt2[7]~reg0, cnt2[7], cnt2[8]~reg0, cnt2[9]~reg0, cnt2[10]~reg0, cnt2[11]~reg0, cnt2[2]~reg0, ccd_en~reg0, Selector4~110, ccd_sh~reg0, ccd_clk1~reg0 ;
; B ; LC24 ; clk, cnt2[6]~reg0, cnt2[7]~reg0, cnt2[4]~reg0, cnt2[5]~reg0, cnt2[2]~reg0, cnt2[3]~reg0, cnt2[0]~reg0, cnt2[1]~reg0, cnt1[0]~reg0, cnt1[1]~reg0, cnt1[2]~reg0, cnt1[5]~reg0, cnt1[3]~reg0, cnt1[4]~reg0, cnt1[6]~reg0, cnt1[7]~reg0 ; cnt2[4]~reg0, cnt2[5]~reg0, cnt2[8], cnt2[9]~reg0, cnt2[10]~reg0, cnt2[11]~reg0, cnt2[2]~reg0, ccd_en~reg0, Selector4~110, ccd_sh~reg0, ccd_clk1~reg0 ;
; B ; LC19 ; clk, cnt2[8]~reg0, cnt2[6]~reg0, cnt2[7]~reg0, cnt2[4]~reg0, cnt2[5]~reg0, cnt2[2]~reg0, cnt2[3]~reg0, cnt2[0]~reg0, cnt2[1]~reg0, cnt2[9]~reg0, cnt1[0]~reg0, cnt1[1]~reg0, cnt1[2]~reg0, cnt1[5]~reg0, cnt1[3]~reg0, cnt1[4]~reg0, cnt1[6]~reg0, cnt1[7]~reg0 ; cnt2[4]~reg0, cnt2[5]~reg0, cnt2[9]~reg0, cnt2[9], cnt2[10]~reg0, cnt2[11]~reg0, cnt2[2]~reg0, ccd_en~reg0, Selector4~110, ccd_sh~reg0, ccd_clk1~reg0 ;
; B ; LC30 ; clk, cnt2[9]~reg0, cnt2[8]~reg0, cnt2[6]~reg0, cnt2[7]~reg0, cnt2[4]~reg0, cnt2[5]~reg0, cnt2[2]~reg0, cnt2[3]~reg0, cnt2[0]~reg0, cnt2[1]~reg0, cnt2[10]~reg0, cnt1[0]~reg0, cnt1[1]~reg0, cnt1[2]~reg0, cnt1[5]~reg0, cnt1[3]~reg0, cnt1[4]~reg0, cnt1[6]~reg0, cnt1[7]~reg0 ; cnt2[4]~reg0, cnt2[5]~reg0, cnt2[10]~reg0, cnt2[10], cnt2[11]~reg0, cnt2[2]~reg0, ccd_en~reg0, Selector4~110, ccd_sh~reg0, ccd_clk1~reg0 ;
; B ; LC21 ; clk, Selector3~128, cnt2[4]~reg0, cnt2[2]~reg0, cnt2[3]~reg0, cnt2[5]~reg0, cnt2[11]~reg0, cnt2[6]~reg0, cnt2[7]~reg0, cnt2[8]~reg0, cnt2[9]~reg0, cnt2[10]~reg0, Selector3~129, cnt1[5]~reg0, clk1, cnt1[6]~reg0, cnt1[7]~reg0, LessThan0~58, LessThan0~59 ; ccd_clk1, ccd_clk1~5 ;
; B ; LC17 ; ccd_sh~reg0, cp ; ccd_cp ;
; B ; LC20 ; ccd_clk1~reg0 ; ccd_clk2 ;
; C ; LC38 ; clk, cnt1[0]~reg0, cnt1[2]~reg0, cnt1[1]~reg0, cnt1[3]~reg0, cnt1[5]~reg0, cnt1[4]~reg0, cnt1[6]~reg0, cnt1[7]~reg0, rs ; rs, ccd_rs~10 ;
; C ; LC34 ; clk, cnt1[5]~reg0, cnt1[3]~reg0, cnt1[4]~reg0, cnt1[6]~reg0, cnt1[7]~reg0, cnt1[1]~reg0, cnt1[0]~reg0, cnt1[2]~reg0 ; ccd_clk1~reg0 ;
; C ; LC40 ; clk, cnt2[11]~reg0, cnt2[6]~reg0, cnt2[7]~reg0, cnt2[8]~reg0, cnt2[9]~reg0, cnt2[10]~reg0, cnt2[5]~reg0, cnt2[3]~reg0, cnt2[0]~reg0, cnt2[1]~reg0, cnt2[2]~reg0, cnt2[4]~reg0, cnt1[0]~reg0, cnt1[1]~reg0, cnt1[2]~reg0, cnt1[5]~reg0, cnt1[3]~reg0, cnt1[4]~reg0, cnt1[6]~reg0, cnt1[7]~reg0 ; cnt2[4]~reg0, cnt2[4], cnt2[5]~reg0, cnt2[6]~reg0, cnt2[7]~reg0, cnt2[8]~reg0, cnt2[9]~reg0, cnt2[10]~reg0, cnt2[11]~reg0, cnt2[2]~reg0, ccd_en~reg0, Selector4~110, ccd_sh~reg0, ccd_clk1~reg0 ;
; C ; LC46 ; clk, cnt2[11]~reg0, cnt2[6]~reg0, cnt2[7]~reg0, cnt2[8]~reg0, cnt2[9]~reg0, cnt2[10]~reg0, cnt2[3]~reg0, cnt2[0]~reg0, cnt2[1]~reg0, cnt2[2]~reg0, cnt2[4]~reg0, cnt2[5]~reg0, cnt1[0]~reg0, cnt1[1]~reg0, cnt1[2]~reg0, cnt1[5]~reg0, cnt1[3]~reg0, cnt1[4]~reg0, cnt1[6]~reg0, cnt1[7]~reg0 ; cnt2[4]~reg0, cnt2[5]~reg0, cnt2[5], cnt2[6]~reg0, cnt2[7]~reg0, cnt2[8]~reg0, cnt2[9]~reg0, cnt2[10]~reg0, cnt2[11]~reg0, cnt2[2]~reg0, ccd_en~reg0, Selector4~110, ccd_sh~reg0, ccd_clk1~reg0 ;
; C ; LC41 ; clk, cnt2[6]~reg0, cnt2[10]~reg0, cnt2[7]~reg0, cnt2[2]~reg0, cnt2[3]~reg0, cnt2[8]~reg0, cnt2[9]~reg0, cnt2[0]~reg0, cnt2[1]~reg0, cnt2[4]~reg0, cnt2[5]~reg0, cnt2[11]~reg0, cnt1[0]~reg0, cnt1[1]~reg0, cnt1[2]~reg0, cnt1[5]~reg0, cnt1[3]~reg0, cnt1[4]~reg0, cnt1[6]~reg0, cnt1[7]~reg0 ; cnt2[4]~reg0, cnt2[5]~reg0, cnt2[11]~reg0, cnt2[11], cnt2[2]~reg0, ccd_en~reg0, Selector4~110, ccd_sh~reg0, ccd_clk1~reg0 ;
; C ; LC37 ; clk, cnt2[11]~reg0, cnt2[6]~reg0, cnt2[7]~reg0, cnt2[8]~reg0, cnt2[9]~reg0, cnt2[10]~reg0, cnt2[3]~reg0, cnt2[4]~reg0, cnt2[2]~reg0, cnt2[5]~reg0, cnt2[0]~reg0, cnt2[1]~reg0, cnt1[0]~reg0, cnt1[1]~reg0, cnt1[2]~reg0, cnt1[5]~reg0, cnt1[3]~reg0, cnt1[4]~reg0, cnt1[6]~reg0, cnt1[7]~reg0 ; cnt2[3]~reg0, cnt2[4]~reg0, cnt2[5]~reg0, cnt2[6]~reg0, cnt2[7]~reg0, cnt2[8]~reg0, cnt2[9]~reg0, cnt2[10]~reg0, cnt2[11]~reg0, cnt2[2]~reg0, ccd_en~reg0, cnt2[2], Selector4~110, ccd_sh~reg0, ccd_clk1~reg0 ;
; C ; LC33 ; clk, cnt2[0]~reg0, cnt2[11]~reg0, cnt2[4]~reg0, cnt2[2]~reg0, cnt2[3]~reg0, cnt2[6]~reg0, cnt2[7]~reg0, cnt2[8]~reg0, cnt2[9]~reg0, cnt2[10]~reg0, cnt2[5]~reg0, cnt2[1]~reg0, cnt1[6]~reg0, cnt1[7]~reg0, LessThan0~52, LessThan0~53 ; ccd_en ;
; C ; LC36 ; clk, cnt2[5]~reg0, cnt2[11]~reg0, cnt2[6]~reg0, cnt2[7]~reg0, cnt2[8]~reg0, cnt2[9]~reg0, cnt2[10]~reg0, cnt1[3]~reg0, cnt1[4]~reg0, cnt2[1]~reg0, cnt2[4]~reg0, cnt2[2]~reg0, cnt2[3]~reg0, Selector4~110, ccd_sh~reg0, Selector4~111, cnt1[6]~reg0, cnt1[7]~reg0, LessThan0~52, LessThan0~53 ; ccd_sh~reg0, ccd_rs~10, ccd_cp~9, ccd_sh ;
; C ; LC35 ; ccd_sh~reg0, rs ; ccd_rs ;
; D ; LC64 ; clk ; cnt1[0], cnt1[2]~reg0, cnt1[3]~reg0, cnt1[4]~reg0, cnt1[5]~reg0, cnt1[6]~reg0, cnt1[7]~reg0, cnt2[0]~reg0, ccd_clk~reg0, cnt1[1]~reg0, cnt2[1]~reg0, rs, cp, clk1, cnt2[3]~reg0, cnt2[4]~reg0, cnt2[5]~reg0, cnt2[6]~reg0, cnt2[7]~reg0, cnt2[8]~reg0, cnt2[9]~reg0, cnt2[10]~reg0, cnt2[11]~reg0, cnt2[2]~reg0 ;
; D ; LC49 ; clk, cnt1[0]~reg0, cnt1[1]~reg0, cnt1[2]~reg0 ; cnt1[2]~reg0, cnt1[2], cnt1[3]~reg0, cnt1[4]~reg0, cnt1[5]~reg0, cnt1[6]~reg0, cnt1[7]~reg0, cnt2[0]~reg0, ccd_clk~reg0, cnt1[1]~reg0, cnt2[1]~reg0, rs, cp, clk1, cnt2[3]~reg0, cnt2[4]~reg0, cnt2[5]~reg0, cnt2[6]~reg0, cnt2[7]~reg0, cnt2[8]~reg0, cnt2[9]~reg0, cnt2[10]~reg0, cnt2[11]~reg0, cnt2[2]~reg0 ;
; D ; LC52 ; clk, cnt1[2]~reg0, cnt1[0]~reg0, cnt1[1]~reg0, cnt1[3]~reg0 ; cnt1[3]~reg0, cnt1[3], cnt1[4]~reg0, cnt1[5]~reg0, cnt1[6]~reg0, cnt1[7]~reg0, cnt2[0]~reg0, ccd_clk~reg0, cnt1[1]~reg0, cnt2[1]~reg0, rs, cp, clk1, cnt2[3]~reg0, cnt2[4]~reg0, cnt2[5]~reg0, cnt2[6]~reg0, cnt2[7]~reg0, cnt2[8]~reg0, cnt2[9]~reg0, cnt2[10]~reg0, cnt2[11]~reg0, cnt2[2]~reg0, LessThan0~52, ccd_sh~reg0, Selector3~129, LessThan0~58 ;
; D ; LC53 ; clk, cnt1[5]~reg0, cnt1[4]~reg0, cnt1[3]~reg0, cnt1[2]~reg0, cnt1[0]~reg0, cnt1[1]~reg0, cnt1[6]~reg0 ; cnt1[4]~reg0, cnt1[5]~reg0, cnt1[6]~reg0, cnt1[6], cnt1[7]~reg0, cnt2[0]~reg0, ccd_clk~reg0, cnt1[1]~reg0, cnt2[1]~reg0, rs, cp, clk1, cnt2[3]~reg0, cnt2[4]~reg0, cnt2[5]~reg0, cnt2[6]~reg0, cnt2[7]~reg0, cnt2[8]~reg0, cnt2[9]~reg0, cnt2[10]~reg0, cnt2[11]~reg0, cnt2[2]~reg0, ccd_en~reg0, ccd_sh~reg0, ccd_clk1~reg0 ;
; D ; LC51 ; clk, cnt1[3]~reg0, cnt1[4]~reg0, cnt1[6]~reg0, cnt1[7]~reg0, cnt1[5]~reg0, cnt1[2]~reg0, cnt1[0]~reg0, cnt1[1]~reg0 ; ccd_clk ;
; D ; LC57 ; clk, cnt1[2]~reg0, cnt1[5]~reg0, cnt1[3]~reg0, cnt1[4]~reg0, cnt1[6]~reg0, cnt1[7]~reg0, cnt1[1]~reg0, cnt1[0]~reg0 ; cnt1[2]~reg0, cnt1[3]~reg0, cnt1[4]~reg0, cnt1[5]~reg0, cnt1[6]~reg0, cnt1[7]~reg0, cnt2[0]~reg0, ccd_clk~reg0, cnt1[1]~reg0, cnt1[1], cnt2[1]~reg0, rs, cp, clk1, cnt2[3]~reg0, cnt2[4]~reg0, cnt2[5]~reg0, cnt2[6]~reg0, cnt2[7]~reg0, cnt2[8]~reg0, cnt2[9]~reg0, cnt2[10]~reg0, cnt2[11]~reg0, cnt2[2]~reg0 ;
+-----+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
+-------------------------------------------------------------------------+
; Fitter Device Options ;
+----------------------------------------------+--------------------------+
; Option ; Setting ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off ;
; Enable device-wide reset (DEV_CLRn) ; Off ;
; Enable device-wide output enable (DEV_OE) ; Off ;
; Enable INIT_DONE output ; Off ;
; Configuration scheme ; Passive Serial ;
; Reserve all unused pins ; As output driving ground ;
; Security bit ; Off ;
; Base pin-out file on sameframe device ; Off ;
+----------------------------------------------+--------------------------+
+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
Info: Version 7.2 Build 151 09/26/2007 SJ Full Version
Info: Processing started: Tue Jul 01 21:23:29 2008
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off CCD_DRIVER -c ccd_dr
Info: Selected device EPM7064AELC44-4 for design "ccd_dr"
Info: Quartus II Fitter was successful. 0 errors, 0 warnings
Info: Allocated 140 megabytes of memory during processing
Info: Processing ended: Tue Jul 01 21:23:34 2008
Info: Elapsed time: 00:00:05
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -