modelsim.ini

来自「自己实用Verilog编写的UART程序」· INI 代码 · 共 21 行

INI
21 行
字号 
[Library]
others = $MODEL_TECH/../modelsim.ini
proasic3 = $MODEL_TECH/../actel/vlog/proasic3










syncad_vhdl_lib = E:\Libero\Designer/lib/actel/syncad_vhdl_lib

[vcom]
VHDL93 = 1

[vsim]
IterationLimit = 5000

modelsim.ini - 源码说明

本页面展示了「自己实用Verilog编写的UART程序」中的 modelsim.ini 源码文件，采用 INI 编程语言编写，共 21 行代码。您可以在线阅读完整代码内容，也可以返回资源详情页下载完整源码包进行本地学习和开发。

虫虫开发者社区收录了大量与Verilog相关的技术资源，包括源代码、技术文档、电路图等，是电子工程师和嵌入式开发者的专业学习平台。

⌨️ 快捷键说明

复制代码Ctrl + C
搜索代码Ctrl + F
全屏模式F11
增大字号Ctrl + =
减小字号Ctrl + -
显示快捷键?