usiepktdef.v

来自「实现USB接口功能的VHDL和verilog完整源代码」· Verilog 代码 · 共 33 行

/******************************************
	Filename: 	siepktdef.v 1.3
******************************************/

/*
// decoded state machine deinitions for pkt states
parameter [3:0] 
	PKTIDLE =	4'b0000,
	PKTSYNC =	4'b0001,
	PKTDPID =	4'b0010,
	PKTDATA =	4'b0011,
	PKTCRC16 =	4'b0100,
	PKTNAK =	4'b0101,
	PKTACK =	4'b0110,
	PKTSTALL =	4'b0111,
	PKTERROR =	4'b1000,
	PKTEOP =	4'b1001;
*/

// converted to one-hot for fpga synth
parameter [9:0] 
PKTIDLE   = 10'b0000000001,
PKTSYNC   = 10'b0000000010,
PKTDPID   = 10'b0000000100,
PKTDATA   = 10'b0000001000,
PKTCRC16  = 10'b0000010000,
PKTNAK    = 10'b0000100000,
PKTACK    = 10'b0001000000,
PKTSTALL  = 10'b0010000000,
PKTERROR  = 10'b0100000000,
PKTEOP    = 10'b1000000000;