uvendorcmdios.v
来自「实现USB接口功能的VHDL和verilog完整源代码」· Verilog 代码 · 共 18 行
V
18 行
setmode,
clockrate,
getstatus,
getstatuscheck,
getdata,
getbusy,
setcmdwr,
setcmdrd,
wpb,
gpiopin0,
gpiopin1,
gpiopin2,
gpiopin3,
gpiopin4,
gpiopin5,
gpiopin6,
gpiopin7,
⌨️ 快捷键说明
复制代码Ctrl + C
搜索代码Ctrl + F
全屏模式F11
增大字号Ctrl + =
减小字号Ctrl + -
显示快捷键?