hdf.v

该文档是基于QUARTUS2_6.0的Verilog试验例程

module hdf(a1,a2,y);
input[3:0] a1;
input[5:0] a2;
output[5:0] y;

assign y=a1+a2;

endmodule