clock.tan.rpt

原创：基于VHDL语言编写的电子钟。采用模块化编写

; Number of source nodes to report per destination node ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                 ; 10                 ;      ;    ;             ;
; Number of paths to report                             ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                          ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                ; Off                ;      ;    ;             ;
; Report IO Paths Separately                            ; Off                ;      ;    ;             ;
; Default hold multicycle                               ; Same As Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains             ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                        ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                      ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                 ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements               ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                      ; Off                ;      ;    ;             ;
; Enable Clock Latency                                  ; Off                ;      ;    ;             ;
+-------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; CLK             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; KEY_CHANGE      ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; KEY_MODE        ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'CLK'                                                                                                                                                                                                                                                  ;
+-----------------------------------------+-----------------------------------------------------+----------------------------+----------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                       ; To                         ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+----------------------------+----------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 57.63 MHz ( period = 17.353 ns )                    ; counter24:inst4|h[1]       ; disp:inst2|disp[1]         ; CLK        ; CLK      ; None                        ; None                      ; 2.952 ns                ;
; N/A                                     ; 57.78 MHz ( period = 17.308 ns )                    ; counter24:inst4|l[1]       ; disp:inst2|disp[1]         ; CLK        ; CLK      ; None                        ; None                      ; 2.907 ns                ;
; N/A                                     ; 57.88 MHz ( period = 17.277 ns )                    ; counter24:inst4|l[3]       ; disp:inst2|disp[3]         ; CLK        ; CLK      ; None                        ; None                      ; 2.876 ns                ;
; N/A                                     ; 58.68 MHz ( period = 17.042 ns )                    ; counter24:inst4|l[2]       ; disp:inst2|disp[2]         ; CLK        ; CLK      ; None                        ; None                      ; 2.642 ns                ;
; N/A                                     ; 61.08 MHz ( period = 16.373 ns )                    ; counter24:inst4|h[0]       ; disp:inst2|disp[0]         ; CLK        ; CLK      ; None                        ; None                      ; 1.977 ns                ;
; N/A                                     ; 62.76 MHz ( period = 15.934 ns )                    ; counter24:inst4|l[0]       ; disp:inst2|disp[0]         ; CLK        ; CLK      ; None                        ; None                      ; 1.538 ns                ;
; N/A                                     ; 93.88 MHz ( period = 10.652 ns )                    ; counter60:inst3|h[1]       ; disp:inst2|disp[1]         ; CLK        ; CLK      ; None                        ; None                      ; 2.699 ns                ;
; N/A                                     ; 98.05 MHz ( period = 10.199 ns )                    ; counter60:inst3|l[1]       ; disp:inst2|disp[1]         ; CLK        ; CLK      ; None                        ; None                      ; 2.247 ns                ;
; N/A                                     ; 98.47 MHz ( period = 10.155 ns )                    ; counter60:inst3|l[0]       ; disp:inst2|disp[0]         ; CLK        ; CLK      ; None                        ; None                      ; 2.207 ns                ;
; N/A                                     ; 100.34 MHz ( period = 9.966 ns )                    ; counter60:inst3|h[0]       ; disp:inst2|disp[0]         ; CLK        ; CLK      ; None                        ; None                      ; 2.018 ns                ;
; N/A                                     ; 103.02 MHz ( period = 9.707 ns )                    ; counter60:inst3|l[2]       ; disp:inst2|disp[2]         ; CLK        ; CLK      ; None                        ; None                      ; 1.755 ns                ;
; N/A                                     ; 103.32 MHz ( period = 9.679 ns )                    ; counter60:inst3|l[3]       ; disp:inst2|disp[3]         ; CLK        ; CLK      ; None                        ; None                      ; 1.726 ns                ;
; N/A                                     ; 107.46 MHz ( period = 9.306 ns )                    ; counter60:inst3|h[2]       ; disp:inst2|disp[2]         ; CLK        ; CLK      ; None                        ; None                      ; 1.354 ns                ;
; N/A                                     ; 143.58 MHz ( period = 6.965 ns )                    ; counter60:inst|l[0]        ; disp:inst2|disp[0]         ; CLK        ; CLK      ; None                        ; None                      ; 4.016 ns                ;
; N/A                                     ; 144.84 MHz ( period = 6.904 ns )                    ; counter60:inst|h[0]        ; disp:inst2|disp[0]         ; CLK        ; CLK      ; None                        ; None                      ; 3.957 ns                ;
; N/A                                     ; 160.93 MHz ( period = 6.214 ns )                    ; counter60:inst|h[2]        ; disp:inst2|disp[2]         ; CLK        ; CLK      ; None                        ; None                      ; 3.263 ns                ;
; N/A                                     ; 162.13 MHz ( period = 6.168 ns )                    ; counter60:inst|l[1]        ; disp:inst2|disp[1]         ; CLK        ; CLK      ; None                        ; None                      ; 3.214 ns                ;
; N/A                                     ; 165.78 MHz ( period = 6.032 ns )                    ; counter60:inst|l[2]        ; disp:inst2|disp[2]         ; CLK        ; CLK      ; None                        ; None                      ; 3.079 ns                ;
; N/A                                     ; 177.62 MHz ( period = 5.630 ns )                    ; counter60:inst|h[1]        ; disp:inst2|disp[1]         ; CLK        ; CLK      ; None                        ; None                      ; 2.678 ns                ;
; N/A                                     ; 191.02 MHz ( period = 5.235 ns )                    ; counter60:inst|l[3]        ; disp:inst2|disp[3]         ; CLK        ; CLK      ; None                        ; None                      ; 2.281 ns                ;
; N/A                                     ; 194.51 MHz ( period = 5.141 ns )                    ; counter60:inst3|l[0]       ; counter60:inst3|cout       ; CLK        ; CLK      ; None                        ; None                      ; 4.883 ns                ;
; N/A                                     ; 204.33 MHz ( period = 4.894 ns )                    ; counter60:inst|l[3]        ; counter60:inst|cout        ; CLK        ; CLK      ; None                        ; None                      ; 4.630 ns                ;
; N/A                                     ; 210.48 MHz ( period = 4.751 ns )                    ; counter60:inst|l[3]        ; counter60:inst|l[3]        ; CLK        ; CLK      ; None                        ; None                      ; 4.487 ns                ;
; N/A                                     ; 210.53 MHz ( period = 4.750 ns )                    ; counter60:inst|l[3]        ; counter60:inst|l[2]        ; CLK        ; CLK      ; None                        ; None                      ; 4.486 ns                ;
; N/A                                     ; 210.53 MHz ( period = 4.750 ns )                    ; counter60:inst|l[3]        ; counter60:inst|l[1]        ; CLK        ; CLK      ; None                        ; None                      ; 4.486 ns                ;
; N/A                                     ; 210.61 MHz ( period = 4.748 ns )                    ; counter60:inst3|l[2]       ; counter60:inst3|cout       ; CLK        ; CLK      ; None                        ; None                      ; 4.490 ns                ;
; N/A                                     ; 210.70 MHz ( period = 4.746 ns )                    ; div_clock:inst6|count1[5]  ; div_clock:inst6|count3[3]  ; CLK        ; CLK      ; None                        ; None                      ; 4.480 ns                ;
; N/A                                     ; 210.70 MHz ( period = 4.746 ns )                    ; div_clock:inst6|count1[5]  ; div_clock:inst6|count3[2]  ; CLK        ; CLK      ; None                        ; None                      ; 4.480 ns                ;
; N/A                                     ; 214.41 MHz ( period = 4.664 ns )                    ; div_clock:inst6|count1[3]  ; div_clock:inst6|count1[12] ; CLK        ; CLK      ; None                        ; None                      ; 4.400 ns                ;