💻 原创：基于VHDL语言编写的电子钟。采用模块化编写 - 源码文件列表

返回资源详情页
源码文件总数： 50 个
点击文件名或"查看源码"按钮可在线浏览
序号
文件名
文件大小
操作
1
📝 clock.map.talkback.xml
9.95 KB
查看源码
2
📝 clock.fit.talkback.xml
31.36 KB
查看源码
3
📝 clock.rpp.talkback.xml
35.9 KB
查看源码
4
📝 clock.sim.talkback.xml
3.72 KB
查看源码
5
📝 clock.asm.talkback.xml
5 KB
查看源码
6
📝 clock.tan.talkback.xml
4.14 KB
查看源码
7
📄 counter24.bsf
2.1 KB
查看源码
8
📄 clock.map.rpt
19.95 KB
查看源码
9
📄 counter60.bsf
2.1 KB
查看源码
10
📄 clock.fit.eqn
27.98 KB
查看源码
11
📄 clock.map.eqn
22.37 KB
查看源码
12
📄 clock.vwf
20.58 KB
查看源码
13
📄 clock.asm.rpt
7.11 KB
查看源码
14
📄 disp.bsf
3.25 KB
查看源码
15
📄 clock.fit.rpt
64 KB
查看源码
16
📄 bcd_decoder.vhd
1007 B
查看源码
17
📄 clock.pof
0 B
查看源码
18
📄 clock.dpf
121 B
查看源码
19
📄 clock.vhd
4.99 KB
查看源码
20
📄 clock.tan.rpt
64 KB
查看源码
21
📄 sel_mode.vhd
866 B
查看源码
22
📄 clock.fit.summary
491 B
查看源码
23
📄 counter60.vhd
1 KB
查看源码
24
📄 clock.pin
56.07 KB
查看源码
25
📄 clock.flow.rpt
3.84 KB
查看源码
26
📄 clock.tan.summary
2.15 KB
查看源码
27
📄 clock.map.summary
386 B
查看源码
28
📄 clock.fld
55 B
查看源码
29
📄 clock.sim.rpt
25.43 KB
查看源码
30
📄 counter24.vwf
1.15 KB
查看源码
31
📄 clock.eco.cdb
0 B
查看源码
32
📝 clock.cbx.xml
87 B
查看源码
33
📄 clock.sim.qrpt
0 B
查看源码
34
📄 clock.sgdiff.hdb
0 B
查看源码
35
📄 clock.map.logdb
4 B
查看源码
36
📄 clock.map.cdb
0 B
查看源码
37
📄 clock.asm_labs.ddb
0 B
查看源码
38
📄 clock.cmp0.ddb
0 B
查看源码
39
📄 clock.rtlv_sg.cdb
0 B
查看源码
40
📄 clock.cmp2.ddb
0 B
查看源码
41
📄 clock.fit.qmsg
23.75 KB
查看源码
42
📄 clock.(0).cnf.hdb
0 B
查看源码
43
📄 clock.sld_design_entry.sci
0 B
查看源码
44
📄 clock.map.hdb
0 B
查看源码
45
📄 clock.sim.hdb
0 B
查看源码
46
📄 clock.sim.qmsg
2.63 KB
查看源码
47
📄 clock.pre_map.hdb
0 B
查看源码
48
📄 clock.(2).cnf.hdb
0 B
查看源码
49
📄 clock.tan.qmsg
64 KB
查看源码
50
📄 clock.(2).cnf.cdb
0 B
查看源码
共 2 页 / 99 个文件 | 前往 页