📄 elc_clock.fit.rpt
字号:
; 134 ; 110 ; 2 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;
; 135 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; ; -- ; -- ;
; 136 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;
; 137 ; ; 2 ; VCCIO2 ; power ; ; 3.3V ; -- ; ; -- ; -- ;
; 138 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;
; 139 ; 111 ; 2 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;
; 140 ; 112 ; 2 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;
; 141 ; 113 ; 2 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;
; 142 ; 114 ; 2 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;
; 143 ; 115 ; 2 ; key1 ; input ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ;
; 144 ; 116 ; 2 ; key2 ; input ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
+------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO ;
+---------------------+-------+------------------------------------+
; I/O Standard ; Load ; Termination Resistance ;
+---------------------+-------+------------------------------------+
; 3.3-V LVTTL ; 10 pF ; Not Available ;
; 3.3-V LVCMOS ; 10 pF ; Not Available ;
; 2.5 V ; 10 pF ; Not Available ;
; 1.8 V ; 10 pF ; Not Available ;
; 1.5 V ; 10 pF ; Not Available ;
; SSTL-3 Class I ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-3 Class II ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class I ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential SSTL-2 ; 10 pF ; (See SSTL-2) ;
; LVDS ; 4 pF ; 100 Ohm (Differential) ;
; RSDS ; 10 pF ; 100 Ohm (Differential) ;
+---------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity ;
+----------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+----------------------------------------------------------------------------------------------------------------------------------+
; Compilation Hierarchy Node ; Logic Cells ; LC Registers ; Memory Bits ; M4Ks ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name ;
+----------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+----------------------------------------------------------------------------------------------------------------------------------+
; |elc_clock ; 489 (210) ; 94 ; 0 ; 0 ; 21 ; 0 ; 395 (116) ; 0 (0) ; 94 (94) ; 227 (71) ; 0 (0) ; |elc_clock ;
; |lpm_divide:Div0| ; 45 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 45 (0) ; 0 (0) ; 0 (0) ; 25 (0) ; 0 (0) ; |elc_clock|lpm_divide:Div0 ;
; |lpm_divide_e5m:auto_generated| ; 45 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 45 (0) ; 0 (0) ; 0 (0) ; 25 (0) ; 0 (0) ; |elc_clock|lpm_divide:Div0|lpm_divide_e5m:auto_generated ;
; |sign_div_unsign_akh:divider| ; 45 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 45 (0) ; 0 (0) ; 0 (0) ; 25 (0) ; 0 (0) ; |elc_clock|lpm_divide:Div0|lpm_divide_e5m:auto_generated|sign_div_unsign_akh:divider ;
; |alt_u_div_4oe:divider| ; 45 (20) ; 0 ; 0 ; 0 ; 0 ; 0 ; 45 (20) ; 0 (0) ; 0 (0) ; 25 (0) ; 0 (0) ; |elc_clock|lpm_divide:Div0|lpm_divide_e5m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_4oe:divider ;
; |add_sub_6dc:add_sub_3| ; 6 (6) ; 0 ; 0 ; 0 ; 0 ; 0 ; 6 (6) ; 0 (0) ; 0 (0) ; 6 (6) ; 0 (0) ; |elc_clock|lpm_divide:Div0|lpm_divide_e5m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_4oe:divider|add_sub_6dc:add_sub_3 ;
; |add_sub_7dc:add_sub_4| ; 7 (7) ; 0 ; 0 ; 0 ; 0 ; 0 ; 7 (7) ; 0 (0) ; 0 (0) ; 7 (7) ; 0 (0) ; |elc_clock|lpm_divide:Div0|lpm_divide_e5m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_4oe:divider|add_sub_7dc:add_sub_4 ;
; |add_sub_7dc:add_sub_5| ; 7 (7) ; 0 ; 0 ; 0 ; 0 ; 0 ; 7 (7) ; 0 (0) ; 0 (0) ; 7 (7) ; 0 (0) ; |elc_clock|lpm_divide:Div0|lpm_divide_e5m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_4oe:divider|add_sub_7dc:add_sub_5 ;
; |add_sub_7dc:add_sub_6| ; 5 (5) ; 0 ; 0 ; 0 ; 0 ; 0 ; 5 (5) ; 0 (0) ; 0 (0) ; 5 (5) ; 0 (0) ; |elc_clock|lpm_divide:Div0|lpm_divide_e5m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_4oe:divider|add_sub_7dc:add_sub_6 ;
; |lpm_divide:Div1| ; 45 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 45 (0) ; 0 (0) ; 0 (0) ; 25 (0) ; 0 (0) ; |elc_clock|lpm_divide:Div1 ;
; |lpm_divide_e5m:auto_generated| ; 45 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 45 (0) ; 0 (0) ; 0 (0) ; 25 (0) ; 0 (0) ; |elc_clock|lpm_divide:Div1|lpm_divide_e5m:auto_generated ;
; |sign_div_unsign_akh:divider| ; 45 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 45 (0) ; 0 (0) ; 0 (0) ; 25 (0) ; 0 (0) ; |elc_clock|lpm_divide:Div1|lpm_divide_e5m:auto_generated|sign_div_unsign_akh:divider ;
; |alt_u_div_4oe:divider| ; 45 (20) ; 0 ; 0 ; 0 ; 0 ; 0 ; 45 (20) ; 0 (0) ; 0 (0) ; 25 (0) ; 0 (0) ; |elc_clock|lpm_divide:Div1|lpm_divide_e5m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_4oe:divider ;
; |add_sub_6dc:add_sub_3| ; 6 (6) ; 0 ; 0 ; 0 ; 0 ; 0 ; 6 (6) ; 0 (0) ; 0 (0) ; 6 (6) ; 0 (0) ; |elc_clock|lpm_divide:Div1|lpm_divide_e5m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_4oe:divider|add_sub_6dc:add_sub_3 ;
; |add_sub_7dc:add_sub_4| ; 7 (7) ; 0 ; 0 ; 0 ; 0 ; 0 ; 7 (7) ; 0 (0) ; 0 (0) ; 7 (7) ; 0 (0) ; |elc_clock|lpm_divide:Div1|lpm_divide_e5m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_4oe:divider|add_sub_7dc:add_sub_4 ;
; |add_sub_7dc:add_sub_5| ; 7 (7) ; 0 ; 0 ; 0 ; 0 ; 0 ; 7 (7) ; 0 (0) ; 0 (0) ; 7 (7) ; 0 (0) ; |elc_clock|lpm_divide:Div1|lpm_divide_e5m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_4oe:divider|add_sub_7dc:add_sub_5 ;
; |add_sub_7dc:add_sub_6| ; 5 (5) ; 0 ; 0 ; 0 ; 0 ; 0 ; 5 (5) ; 0 (0) ; 0 (0) ; 5 (5) ; 0 (0) ; |elc_clock|lpm_divide:Div1|lpm_divide_e5m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_4oe:divider|add_sub_7dc:add_sub_6 ;
; |lpm_divide:Div2| ; 45 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 45 (0) ; 0 (0) ; 0 (0) ; 25 (0) ; 0 (0) ; |elc_clock|lpm_divide:Div2 ;
; |lpm_divide_e5m:auto_generated| ; 45 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 45 (0) ; 0 (0) ; 0 (0) ; 25 (0) ; 0 (0) ; |elc_clock|lpm_divide:Div2|lpm_divide_e5m:auto_generated ;
; |sign_div_unsign_akh:divider| ; 45 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 45 (0) ; 0 (0) ; 0 (0) ; 25 (0) ; 0 (0) ; |elc_clock|lpm_divide:Div2|lpm_divide_e5m:auto_generated|sign_div_unsign_akh:divider ;
; |alt_u_div_4oe:divider| ; 45 (20) ; 0 ; 0 ; 0 ; 0 ; 0 ; 45 (20) ; 0 (0) ; 0 (0) ; 25 (0) ; 0 (0) ; |elc_clock|lpm_divide:Div2|lpm_divide_e5m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_4oe:divider ;
; |add_sub_6dc:add_sub_3| ; 6 (6) ; 0 ; 0 ; 0 ; 0 ; 0 ; 6 (6) ; 0 (0) ; 0 (0) ; 6 (6) ; 0 (0) ; |elc_clock|lpm_divide:Div2|lpm_divide_e5m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_4oe:divider|add_sub_6dc:add_sub_3 ;
; |add_sub_7dc:add_sub_4| ; 7 (7) ; 0 ; 0 ; 0 ; 0 ; 0 ; 7 (7) ; 0 (0) ; 0 (0) ; 7 (7) ; 0 (0) ; |elc_clock|lpm_divide:Div2|lpm_divide_e5m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_4oe:divider|add_sub_7dc:add_sub_4 ;
; |add_sub_7dc:add_sub_5| ; 7 (7) ; 0 ; 0 ; 0 ; 0 ; 0 ; 7 (7) ; 0 (0) ; 0 (0) ; 7 (7) ; 0 (0) ; |elc_clock|lpm_divide:Div2|lpm_divide_e5m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_4oe:divider|add_sub_7dc:add_sub_5 ;
; |add_sub_7dc:add_sub_6| ; 5 (5) ; 0 ; 0 ; 0 ; 0 ; 0 ; 5 (5) ; 0 (0) ; 0 (0) ; 5 (5) ; 0 (0) ; |elc_clock|lpm_divide:Div2|lpm_divide_e5m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_4oe:divider|add_sub_7dc:add_sub_6 ;
; |lpm_divide:Mod0| ; 48 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 48 (0) ; 0 (0) ; 0 (0) ; 27 (0) ; 0 (0) ; |elc_clock|lpm_divide:Mod0 ;
; |lpm_divide_htl:auto_generated| ; 48 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 48 (0) ; 0 (0) ; 0 (0) ; 27 (0) ; 0 (0) ; |elc_clock|lpm_divide:Mod0|lpm_divide_htl:auto_generated ;
; |sign_div_unsign_akh:divider| ; 48 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 48 (0) ; 0 (0) ; 0 (0) ; 27 (0) ; 0 (0) ; |elc_clock|lpm_divide:Mod0|lpm_divide_htl:auto_generated|sign_div_unsign_akh:divider ;
; |alt_u_div_4oe:divider| ; 48 (21) ; 0 ; 0 ; 0 ; 0 ; 0 ; 48 (21) ; 0 (0) ; 0 (0) ; 27 (0) ; 0 (0) ; |elc_clock|lpm_divide:Mod0|lpm_divide_htl:auto_generated|sign_div_unsign_akh:divider|alt_u_div_4oe:divider ;
; |add_sub_6dc:add_sub_3| ; 6 (6) ; 0 ; 0 ; 0 ; 0 ; 0 ; 6 (6) ; 0 (0) ; 0 (0) ; 6 (6) ; 0 (0) ; |elc_clock|lpm_divide:Mod0|lpm_divide_htl:auto_generated|sign_div_unsign_akh:divider|alt_u_div_4oe:divider|add_sub_6dc:add_sub_3 ;
; |add_sub_7dc:add_sub_4| ; 7 (7) ; 0 ; 0 ; 0 ; 0 ; 0 ; 7 (7) ; 0 (0) ; 0 (0) ; 7 (7) ; 0 (0) ; |elc_clock|lpm_divide:Mod0|lpm_divide_htl:auto_generated|sign_div_unsign_akh:divider|alt_u_div_4oe:divider|add_sub_7dc:add_sub_4 ;
; |add_sub_7dc:add_sub_5| ; 7 (7) ; 0 ; 0 ; 0 ; 0 ; 0 ; 7 (7) ; 0 (0) ; 0 (0) ; 7 (7) ; 0 (0) ; |elc_clock|lpm_divide:Mod0|lpm_divide_htl:auto_generated|sign_div_unsign_akh:divider|alt_u_div_4oe:divider|add_sub_7dc:add_sub_5 ;
; |add_sub_7dc:add_sub_6| ; 7 (7) ; 0 ; 0 ; 0 ; 0 ; 0 ; 7 (7) ; 0 (0) ; 0 (0) ; 7 (7) ; 0 (0) ; |elc_clock|lpm_divide:Mod0|lpm_divide_htl:auto_generated|sign_div_unsign_akh:divider|alt_u_div_4oe:divider|add_sub_7dc:add_sub_6 ;
; |lpm_divide:Mod1| ; 48 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 48 (0) ; 0 (0) ; 0 (0) ; 27 (0) ; 0 (0) ; |elc_clock|lpm_divide:Mod1 ;
; |lpm_divide_htl:auto_generated| ; 48 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 48 (0) ; 0 (0) ; 0 (0) ; 27 (0) ; 0 (0) ; |elc_clock|lpm_divide:Mod1|lpm_divide_htl:auto_generated ;
; |sign_div_unsign_akh:divider| ; 48 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 48 (0) ; 0 (0) ; 0 (0) ; 27 (0) ; 0 (0) ; |elc_clock|lpm_divide:Mod1|lpm_divide_htl:auto_generated|sign_div_unsign_akh:divider ;
; |alt_u_div_4oe:divider| ; 48 (21) ; 0 ; 0 ; 0 ; 0 ; 0 ; 48 (21) ; 0 (0) ; 0 (0) ; 27 (0) ; 0 (0) ; |elc_clock|lpm_divide:Mod1|lpm_divide_htl:auto_generated|sign_div_unsign_akh:divider|alt_u_div_4oe:divider ;
; |add_sub_6dc:add_sub_3| ; 6 (6) ; 0 ; 0 ; 0 ; 0 ; 0 ; 6 (6) ; 0 (0) ; 0 (0) ; 6 (6) ; 0 (0) ; |elc_clock|lpm_divide:Mod1|lpm_divide_htl:auto_generated|sign_div_unsign_akh:divider|alt_u_div_4oe:divider|add_sub_6dc:add_sub_3 ;
; |add_sub_7dc:add_sub_4| ; 7 (7) ; 0 ; 0 ; 0 ; 0 ; 0 ; 7 (7) ; 0 (0) ; 0 (0) ; 7 (7) ; 0 (0) ; |elc_clock|lpm_divide:Mod1|lpm_divide_htl:auto_generated|sign_div_unsign_akh:divider|alt_u_div_4oe:divider|add_sub_7dc:add_sub_4 ;
; |add_sub_7dc:add_sub_5| ; 7 (7) ; 0 ; 0 ; 0 ; 0 ; 0 ; 7 (7) ; 0 (0) ; 0 (0) ; 7 (7) ; 0 (0) ; |elc_clock|lpm_divide:Mod1|lpm_divide_htl:auto_generated|sign_div_unsign_akh:divider|alt_u_div_4oe:divider|add_sub_7dc:add_sub_5 ;
; |add_sub_7dc:add_sub_6| ; 7 (7) ; 0 ; 0 ; 0 ; 0 ; 0 ; 7 (7) ; 0 (0) ; 0 (0) ; 7 (7) ; 0 (0) ; |elc_clock|lpm_divide:Mod1|lpm_divide_htl:auto_generated|sign_div_unsign_akh:divider|alt_u_div_4oe:divider|add_sub_7dc:add_sub_6 ;
; |lpm_divide:Mod2| ; 48 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 48 (0) ; 0 (0) ; 0 (0) ; 27 (0) ; 0 (0) ; |elc_clock|lpm_divide:Mod2 ;
; |lpm_divide_htl:auto_generated| ; 48 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 48 (0) ; 0 (0) ; 0 (0) ; 27 (0) ; 0 (0) ; |elc_clock|lpm_divide:Mod2|lpm_divide_htl:auto_generated ;
; |sign_div_unsign_akh:divider| ; 48 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 48 (0) ; 0 (0) ; 0 (0) ; 27 (0) ; 0 (0) ; |elc_clock|lpm_divide:Mod2|lpm_divide_htl:auto_generated|sign_div_unsign_akh:divider ;
; |alt_u_div_4oe:divider| ; 48 (21) ; 0 ; 0 ; 0 ; 0 ; 0 ; 48 (21) ; 0 (0) ; 0 (0) ; 27 (0) ; 0 (0) ; |elc_clock|lpm_divide:Mod2|lpm_divide_htl:auto_generated|sign_div_unsign_akh:divider|alt_u_div_4oe:divider ;
; |add_sub_6dc:add_sub_3| ; 6 (6) ; 0 ; 0 ; 0 ; 0 ; 0 ; 6 (6) ; 0 (0) ; 0 (0) ; 6 (6) ; 0 (0) ; |elc_clock⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -