cmultipler.fit.rpt

复乘法器的FPGA实现

+---------------------------------+----------------------+--------------+--------------+--------------+--------------+---------------+---------------+---------------+
*  The selected Stratix II FPGA device cannot migrate to any HardCopy II device, regardless of the design. Try this design with a different Stratix II FPGA device.



+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/altera/61/quartus/myq2projects/ddc/cmultipler/CMULTIPLER.pin.


+---------------------------------------------------------------------+
; Fitter Resource Usage Summary                                       ;
+----------------------------------------------+----------------------+
; Resource                                     ; Usage                ;
+----------------------------------------------+----------------------+
; ALUTs Used                                   ; 162 / 12,480 ( 1 % ) ;
; Dedicated logic registers                    ; 160 / 12,480 ( 1 % ) ;
;                                              ;                      ;
; ALUTs Unavailable                            ; 0                    ;
;     -- Due to unpartnered 7 input function   ; 0                    ;
;     -- Due to unpartnered 6 input function   ; 0                    ;
;                                              ;                      ;
; Combinational ALUT usage by number of inputs ;                      ;
;     -- 7 input functions                     ; 0                    ;
;     -- 6 input functions                     ; 0                    ;
;     -- 5 input functions                     ; 0                    ;
;     -- 4 input functions                     ; 0                    ;
;     -- <=3 input functions                   ; 162                  ;
;                                              ;                      ;
; Combinational ALUTs by mode                  ;                      ;
;     -- normal mode                           ; 75                   ;
;     -- extended LUT mode                     ; 0                    ;
;     -- arithmetic mode                       ; 87                   ;
;     -- shared arithmetic mode                ; 0                    ;
;                                              ;                      ;
; Logic utilization                            ; 226 / 12,480 ( 2 % ) ;
;     -- ALUT/register pairs used              ; 226                  ;
;         -- Combinational with no register    ; 66                   ;
;         -- Register only                     ; 64                   ;
;         -- Combinational with a register     ; 96                   ;
;     -- ALUT/register pairs unavailable       ; 0                    ;
;                                              ;                      ;
; Total registers*                             ; 160 / 14,410 ( 1 % ) ;
;     -- Dedicated logic registers             ; 160 / 12,480 ( 1 % ) ;
;     -- I/O registers                         ; 0 / 1,930 ( 0 % )    ;
;                                              ;                      ;
; ALMs:  partially or completely used          ; 113 / 6,240 ( 2 % )  ;
;                                              ;                      ;
; Total LABs:  partially or completely used    ; 15 / 780 ( 2 % )     ;
;                                              ;                      ;
; User inserted logic elements                 ; 0                    ;
; Virtual pins                                 ; 0                    ;
; I/O pins                                     ; 131 / 343 ( 38 % )   ;
;     -- Clock pins                            ; 10 / 16 ( 63 % )     ;
; Global signals                               ; 2                    ;
; M512s                                        ; 0 / 104 ( 0 % )      ;
; M4Ks                                         ; 0 / 78 ( 0 % )       ;
; Total block memory bits                      ; 0 / 419,328 ( 0 % )  ;
; Total block memory implementation bits       ; 0 / 419,328 ( 0 % )  ;
; DSP block 9-bit elements                     ; 6 / 96 ( 6 % )       ;
; PLLs                                         ; 0 / 6 ( 0 % )        ;
; Global clocks                                ; 2 / 16 ( 13 % )      ;
; Regional clocks                              ; 0 / 32 ( 0 % )       ;
; SERDES transmitters                          ; 0 / 38 ( 0 % )       ;
; SERDES receivers                             ; 0 / 42 ( 0 % )       ;
; Average interconnect usage                   ; 0%                   ;
; Peak interconnect usage                      ; 3%                   ;
; Maximum fan-out node                         ; clkena               ;
; Maximum fan-out                              ; 163                  ;
; Highest non-global fan-out signal            ; clkena               ;
; Highest non-global fan-out                   ; 163                  ;
; Total fan-out                                ; 1303                 ;
; Average fan-out                              ; 2.66                 ;
+----------------------------------------------+----------------------+
*  Register count does not include registers inside block RAM or DSP blocks.



+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                   ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clk    ; N20   ; 1        ; 0            ; 10           ; 1           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; clkena ; AB8   ; 7        ; 26           ; 0            ; 3           ; 163                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; ia[0]  ; U4    ; 6        ; 40           ; 4            ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; ia[10] ; W7    ; 7        ; 37           ; 0            ; 3           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; ia[11] ; V10   ; 7        ; 33           ; 0            ; 3           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; ia[12] ; N1    ; 6        ; 40           ; 10           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;