📄 cmultipler.sim.rpt
字号:
; |CMULTIPLEX|tempout[7] ; |CMULTIPLEX|tempout[7] ; padio ;
; |CMULTIPLEX|tempout[9] ; |CMULTIPLEX|tempout[9] ; padio ;
; |CMULTIPLEX|tempout[14] ; |CMULTIPLEX|tempout[14] ; padio ;
; |CMULTIPLEX|clk~clkctrl ; |CMULTIPLEX|clk~clkctrl ; outclk ;
; |CMULTIPLEX|reset~clkctrl ; |CMULTIPLEX|reset~clkctrl ; outclk ;
; |CMULTIPLEX|sigbuf4[0]~feeder ; |CMULTIPLEX|sigbuf4[0]~feeder ; combout ;
+--------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------+------------------+
The following table displays output ports that do not toggle to 1 during simulation.
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Missing 1-Value Coverage ;
+------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+------------------+
; Node Name ; Output Port Name ; Output Port Type ;
+------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+------------------+
; |CMULTIPLEX|iout[0]~reg0 ; |CMULTIPLEX|iout[0]~reg0 ; regout ;
; |CMULTIPLEX|iout[1]~reg0 ; |CMULTIPLEX|iout[1]~reg0 ; regout ;
; |CMULTIPLEX|iout[2]~reg0 ; |CMULTIPLEX|iout[2]~reg0 ; regout ;
; |CMULTIPLEX|iout[3]~reg0 ; |CMULTIPLEX|iout[3]~reg0 ; regout ;
; |CMULTIPLEX|iout[4]~reg0 ; |CMULTIPLEX|iout[4]~reg0 ; regout ;
; |CMULTIPLEX|iout[5]~reg0 ; |CMULTIPLEX|iout[5]~reg0 ; regout ;
; |CMULTIPLEX|iout[6]~reg0 ; |CMULTIPLEX|iout[6]~reg0 ; regout ;
; |CMULTIPLEX|iout[7]~reg0 ; |CMULTIPLEX|iout[7]~reg0 ; regout ;
; |CMULTIPLEX|iout[8]~reg0 ; |CMULTIPLEX|iout[8]~reg0 ; regout ;
; |CMULTIPLEX|iout[9]~reg0 ; |CMULTIPLEX|iout[9]~reg0 ; regout ;
; |CMULTIPLEX|iout[10]~reg0 ; |CMULTIPLEX|iout[10]~reg0 ; regout ;
; |CMULTIPLEX|iout[11]~reg0 ; |CMULTIPLEX|iout[11]~reg0 ; regout ;
; |CMULTIPLEX|iout[12]~reg0 ; |CMULTIPLEX|iout[12]~reg0 ; regout ;
; |CMULTIPLEX|iout[13]~reg0 ; |CMULTIPLEX|iout[13]~reg0 ; regout ;
; |CMULTIPLEX|iout[14]~reg0 ; |CMULTIPLEX|iout[14]~reg0 ; regout ;
; |CMULTIPLEX|qout[1]~reg0 ; |CMULTIPLEX|qout[1]~reg0 ; regout ;
; |CMULTIPLEX|qout[2]~reg0 ; |CMULTIPLEX|qout[2]~reg0 ; regout ;
; |CMULTIPLEX|qout[3]~reg0 ; |CMULTIPLEX|qout[3]~reg0 ; regout ;
; |CMULTIPLEX|qout[4]~reg0 ; |CMULTIPLEX|qout[4]~reg0 ; regout ;
; |CMULTIPLEX|qout[5]~reg0 ; |CMULTIPLEX|qout[5]~reg0 ; regout ;
; |CMULTIPLEX|qout[6]~reg0 ; |CMULTIPLEX|qout[6]~reg0 ; regout ;
; |CMULTIPLEX|qout[7]~reg0 ; |CMULTIPLEX|qout[7]~reg0 ; regout ;
; |CMULTIPLEX|qout[8]~reg0 ; |CMULTIPLEX|qout[8]~reg0 ; regout ;
; |CMULTIPLEX|qout[9]~reg0 ; |CMULTIPLEX|qout[9]~reg0 ; regout ;
; |CMULTIPLEX|qout[10]~reg0 ; |CMULTIPLEX|qout[10]~reg0 ; regout ;
; |CMULTIPLEX|qout[11]~reg0 ; |CMULTIPLEX|qout[11]~reg0 ; regout ;
; |CMULTIPLEX|qout[12]~reg0 ; |CMULTIPLEX|qout[12]~reg0 ; regout ;
; |CMULTIPLEX|qout[13]~reg0 ; |CMULTIPLEX|qout[13]~reg0 ; regout ;
; |CMULTIPLEX|qout[14]~reg0 ; |CMULTIPLEX|qout[14]~reg0 ; regout ;
; |CMULTIPLEX|ADDSUB_16_0:add1|ADDSUB:addsub|lpm_add_sub:lpm_add_sub_component|add_sub_3od:auto_generated|add_sub_cella[7] ; |CMULTIPLEX|ADDSUB_16_0:add1|ADDSUB:addsub|lpm_add_sub:lpm_add_sub_component|add_sub_3od:auto_generated|add_sub_cella[7]~COUT ; cout ;
; |CMULTIPLEX|ADDSUB_16_0:add1|ADDSUB:addsub|lpm_add_sub:lpm_add_sub_component|add_sub_3od:auto_generated|add_sub_cella[8] ; |CMULTIPLEX|ADDSUB_16_0:add1|ADDSUB:addsub|lpm_add_sub:lpm_add_sub_component|add_sub_3od:auto_generated|result[8] ; sumout ;
; |CMULTIPLEX|ADDSUB_16_0:add1|ADDSUB:addsub|lpm_add_sub:lpm_add_sub_component|add_sub_3od:auto_generated|add_sub_cella[8] ; |CMULTIPLEX|ADDSUB_16_0:add1|ADDSUB:addsub|lpm_add_sub:lpm_add_sub_component|add_sub_3od:auto_generated|add_sub_cella[8]~COUT ; cout ;
; |CMULTIPLEX|ADDSUB_16_0:add1|ADDSUB:addsub|lpm_add_sub:lpm_add_sub_component|add_sub_3od:auto_generated|add_sub_cella[9] ; |CMULTIPLEX|ADDSUB_16_0:add1|ADDSUB:addsub|lpm_add_sub:lpm_add_sub_component|add_sub_3od:auto_generated|result[9] ; sumout ;
; |CMULTIPLEX|ADDSUB_16_0:add1|ADDSUB:addsub|lpm_add_sub:lpm_add_sub_component|add_sub_3od:auto_generated|add_sub_cella[9] ; |CMULTIPLEX|ADDSUB_16_0:add1|ADDSUB:addsub|lpm_add_sub:lpm_add_sub_component|add_sub_3od:auto_generated|add_sub_cella[9]~COUT ; cout ;
; |CMULTIPLEX|ADDSUB_16_0:add1|ADDSUB:addsub|lpm_add_sub:lpm_add_sub_component|add_sub_3od:auto_generated|add_sub_cella[10] ; |CMULTIPLEX|ADDSUB_16_0:add1|ADDSUB:addsub|lpm_add_sub:lpm_add_sub_component|add_sub_3od:auto_generated|result[10] ; sumout ;
; |CMULTIPLEX|ADDSUB_16_0:add1|ADDSUB:addsub|lpm_add_sub:lpm_add_sub_component|add_sub_3od:auto_generated|add_sub_cella[10] ; |CMULTIPLEX|ADDSUB_16_0:add1|ADDSUB:addsub|lpm_add_sub:lpm_add_sub_component|add_sub_3od:auto_generated|add_sub_cella[10]~COUT ; cout ;
; |CMULTIPLEX|ADDSUB_16_0:add1|ADDSUB:addsub|lpm_add_sub:lpm_add_sub_component|add_sub_3od:auto_generated|add_sub_cella[11] ; |CMULTIPLEX|ADDSUB_16_0:add1|ADDSUB:addsub|lpm_add_sub:lpm_add_sub_component|add_sub_3od:auto_generated|result[11] ; sumout ;
; |CMULTIPLEX|ADDSUB_16_0:add1|ADDSUB:addsub|lpm_add_sub:lpm_add_sub_component|add_sub_3od:auto_generated|add_sub_cella[11] ; |CMULTIPLEX|ADDSUB_16_0:add1|ADDSUB:addsub|lpm_add_sub:lpm_add_sub_component|add_sub_3od:auto_generated|add_sub_cella[11]~COUT ; cout ;
; |CMULTIPLEX|ADDSUB_16_0:add1|ADDSUB:addsub|lpm_add_sub:lpm_add_sub_component|add_sub_3od:auto_generated|add_sub_cella[12] ; |CMULTIPLEX|ADDSUB_16_0:add1|ADDSUB:addsub|lpm_add_sub:lpm_add_sub_component|add_sub_3od:auto_generated|result[12] ; sumout ;
; |CMULTIPLEX|ADDSUB_16_0:add1|ADDSUB:addsub|lpm_add_sub:lpm_add_sub_component|add_sub_3od:auto_generated|add_sub_cella[12] ; |CMULTIPLEX|ADDSUB_16_0:add1|ADDSUB:addsub|lpm_add_sub:lpm_add_sub_component|add_sub_3od:auto_generated|add_sub_cella[12]~COUT ; cout ;
; |CMULTIPLEX|ADDSUB_16_0:add1|ADDSUB:addsub|lpm_add_sub:lpm_add_sub_component|add_sub_3od:auto_generated|add_sub_cella[13] ; |CMULTIPLEX|ADDSUB_16_0:add1|ADDSUB:addsub|lpm_add_sub:lpm_add_sub_component|add_sub_3od:auto_generated|result[13] ; sumout ;
; |CMULTIPLEX|ADDSUB_16_0:add1|ADDSUB:addsub|lpm_add_sub:lpm_add_sub_component|add_sub_3od:auto_generated|add_sub_cella[13] ; |CMULTIPLEX|ADDSUB_16_0:add1|ADDSUB:addsub|lpm_add_sub:lpm_add_sub_component|add_sub_3od:auto_generated|add_sub_cella[13]~COUT ; cout ;
; |CMULTIPLEX|ADDSUB_16_0:add1|ADDSUB:addsub|lpm_add_sub:lpm_add_sub_component|add_sub_3od:auto_generated|add_sub_cella[14] ; |CMULTIPLEX|ADDSUB_16_0:add1|ADDSUB:addsub|lpm_add_sub:lpm_add_sub_component|add_sub_3od:auto_generated|result[14] ; sumout ;
; |CMULTIPLEX|ADDSUB_16_0:add1|ADDSUB:addsub|lpm_add_sub:lpm_add_sub_component|add_sub_3od:auto_generated|add_sub_cella[14] ; |CMULTIPLEX|ADDSUB_16_0:add1|ADDSUB:addsub|lpm_add_sub:lpm_add_sub_component|add_sub_3od:auto_generated|add_sub_cella[14]~COUT ; cout ;
; |CMULTIPLEX|ADDSUB_16_0:add1|ADDSUB:addsub|lpm_add_sub:lpm_add_sub_component|add_sub_3od:auto_generated|add_sub_cella[15] ; |CMULTIPLEX|ADDSUB_16_0:add1|ADDSUB:addsub|lpm_add_sub:lpm_add_sub_component|add_sub_3od:auto_generated|result[15] ; sumout ;
; |CMULTIPLEX|ADDSUB_16_0:add1|result[8]~179 ; |CMULTIPLEX|ADDSUB_16_0:add1|result[8]~179 ; combout ;
; |CMULTIPLEX|ADDSUB_16_0:add1|result[10]~181 ; |CMULTIPLEX|ADDSUB_16_0:add1|result[10]~181 ⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -