📄 ocmj2x8.tan.rpt
字号:
; N/A ; 78.74 MHz ( period = 12.700 ns ) ; fsm_cnt[2] ; mstate.wrdata_a ; clkin ; clkin ; None ; None ; 9.100 ns ;
; N/A ; 78.74 MHz ( period = 12.700 ns ) ; fsm_cnt[2] ; mstate.delay ; clkin ; clkin ; None ; None ; 9.100 ns ;
; N/A ; 78.74 MHz ( period = 12.700 ns ) ; fsm_cnt[2] ; fsm_cnt[1] ; clkin ; clkin ; None ; None ; 9.100 ns ;
; N/A ; 80.00 MHz ( period = 12.500 ns ) ; fsm_cnt[5] ; mstate.clear_a ; clkin ; clkin ; None ; None ; 8.900 ns ;
; N/A ; 80.00 MHz ( period = 12.500 ns ) ; fsm_cnt[4] ; lcd_db[5]~reg0 ; clkin ; clkin ; None ; None ; 8.900 ns ;
; N/A ; 80.00 MHz ( period = 12.500 ns ) ; fsm_cnt[5] ; mstate.idle ; clkin ; clkin ; None ; None ; 8.900 ns ;
; N/A ; 80.00 MHz ( period = 12.500 ns ) ; fsm_cnt[4] ; lcd_db[5]~63 ; clkin ; clkin ; None ; None ; 8.900 ns ;
; N/A ; 80.00 MHz ( period = 12.500 ns ) ; fsm_cnt[4] ; lcd_db[5]~64 ; clkin ; clkin ; None ; None ; 8.900 ns ;
; N/A ; 81.30 MHz ( period = 12.300 ns ) ; fsm_cnt[3] ; lcd_db[0]~reg0 ; clkin ; clkin ; None ; None ; 8.700 ns ;
; N/A ; 81.30 MHz ( period = 12.300 ns ) ; fsm_cnt[6] ; mstate.clear_a ; clkin ; clkin ; None ; None ; 8.700 ns ;
; N/A ; 81.30 MHz ( period = 12.300 ns ) ; fsm_cnt[6] ; mstate.idle ; clkin ; clkin ; None ; None ; 8.700 ns ;
; N/A ; 81.97 MHz ( period = 12.200 ns ) ; fsm_cnt[0] ; mstate.wrdata_a ; clkin ; clkin ; None ; None ; 8.600 ns ;
; N/A ; 81.97 MHz ( period = 12.200 ns ) ; fsm_cnt[0] ; mstate.delay ; clkin ; clkin ; None ; None ; 8.600 ns ;
; N/A ; 82.64 MHz ( period = 12.100 ns ) ; fsm_cnt[1] ; lcd_db[0]~reg0 ; clkin ; clkin ; None ; None ; 8.500 ns ;
; N/A ; 84.75 MHz ( period = 11.800 ns ) ; fsm_cnt[7] ; mstate.clear_a ; clkin ; clkin ; None ; None ; 8.200 ns ;
; N/A ; 84.75 MHz ( period = 11.800 ns ) ; fsm_cnt[7] ; mstate.idle ; clkin ; clkin ; None ; None ; 8.200 ns ;
; N/A ; 88.50 MHz ( period = 11.300 ns ) ; fsm_cnt[0] ; lcd_db[0]~reg0 ; clkin ; clkin ; None ; None ; 7.700 ns ;
; N/A ; 90.09 MHz ( period = 11.100 ns ) ; mstate.clear_a ; lcd_req~reg0 ; clkin ; clkin ; None ; None ; 7.500 ns ;
; N/A ; 90.09 MHz ( period = 11.100 ns ) ; fsm_cnt[5] ; lcd_db[0]~reg0 ; clkin ; clkin ; None ; None ; 7.500 ns ;
; N/A ; 90.09 MHz ( period = 11.100 ns ) ; mstate.clear_a ; lcd_db[0]~reg0 ; clkin ; clkin ; None ; None ; 7.500 ns ;
; N/A ; 90.09 MHz ( period = 11.100 ns ) ; fsm_cnt[5] ; lcd_db[4]~reg0 ; clkin ; clkin ; None ; None ; 7.500 ns ;
; N/A ; 90.09 MHz ( period = 11.100 ns ) ; fsm_cnt[5] ; lcd_db[5]~reg0 ; clkin ; clkin ; None ; None ; 7.500 ns ;
; N/A ; 90.09 MHz ( period = 11.100 ns ) ; fsm_cnt[5] ; lcd_db[5]~63 ; clkin ; clkin ; None ; None ; 7.500 ns ;
; N/A ; 90.09 MHz ( period = 11.100 ns ) ; fsm_cnt[5] ; lcd_db[5]~64 ; clkin ; clkin ; None ; None ; 7.500 ns ;
; N/A ; 90.91 MHz ( period = 11.000 ns ) ; mstate.clear_a ; lcd_db[1]~reg0 ; clkin ; clkin ; None ; None ; 7.400 ns ;
; N/A ; 91.74 MHz ( period = 10.900 ns ) ; mstate.wrdata_a ; lcd_db[0]~reg0 ; clkin ; clkin ; None ; None ; 7.300 ns ;
; N/A ; 91.74 MHz ( period = 10.900 ns ) ; fsm_cnt[2] ; mstate.clear_a ; clkin ; clkin ; None ; None ; 7.300 ns ;
; N/A ; 91.74 MHz ( period = 10.900 ns ) ; fsm_cnt[2] ; mstate.idle ; clkin ; clkin ; None ; None ; 7.300 ns ;
; N/A ; 94.34 MHz ( period = 10.600 ns ) ; fsm_cnt[0] ; mstate.clear_a ; clkin ; clkin ; None ; None ; 7.000 ns ;
; N/A ; 94.34 MHz ( period = 10.600 ns ) ; fsm_cnt[0] ; mstate.idle ; clkin ; clkin ; None ; None ; 7.000 ns ;
; N/A ; 97.09 MHz ( period = 10.300 ns ) ; mstate.wrdata_b ; lcd_req~reg0 ; clkin ; clkin ; None ; None ; 6.700 ns ;
; N/A ; 97.09 MHz ( period = 10.300 ns ) ; mstate.clear_c ; lcd_req~reg0 ; clkin ; clkin ; None ; None ; 6.700 ns ;
; N/A ; 97.09 MHz ( period = 10.300 ns ) ; mstate.clear_c ; mstate.wrdata_a ; clkin ; clkin ; None ; None ; 6.700 ns ;
; N/A ; 101.01 MHz ( period = 9.900 ns ) ; fsm_cnt[2] ; lcd_db[0]~reg0 ; clkin ; clkin ; None ; None ; 6.300 ns ;
; N/A ; 106.38 MHz ( period = 9.400 ns ) ; fsm_cnt[4] ; lcd_db[0]~reg0 ; clkin ; clkin ; None ; None ; 5.800 ns ;
; N/A ; 106.38 MHz ( period = 9.400 ns ) ; mstate.delay ; mstate.idle ; clkin ; clkin ; None ; None ; 5.800 ns ;
; N/A ; 113.64 MHz ( period = 8.800 ns ) ; mstate.wrdata_a ; lcd_req~reg0 ; clkin ; clkin ; None ; None ; 5.200 ns ;
; N/A ; 113.64 MHz ( period = 8.800 ns ) ; mstate.delay ; lcd_req~reg0 ; clkin ; clkin ; None ; None ; 5.200 ns ;
; N/A ; 113.64 MHz ( period = 8.800 ns ) ; mstate.idle ; mstate.clear_a ; clkin ; clkin ; None ; None ; 5.200 ns ;
; N/A ; 120.48 MHz ( period = 8.300 ns ) ; lcd_req~reg0 ; lcd_req~reg0 ; clkin ; clkin ; None ; None ; 4.700 ns ;
; N/A ; 120.48 MHz ( period = 8.300 ns ) ; mstate.wrdata_c ; lcd_req~reg0 ; clkin ; clkin ; None ; None ; 4.700 ns ;
; N/A ; 120.48 MHz ( period = 8.300 ns ) ; lcd_db[0]~reg0 ; lcd_db[0]~reg0 ; clkin ; clkin ; None ; None ; 4.700 ns ;
; N/A ; 120.48 MHz ( period = 8.300 ns ) ; mstate.clear_a ; mstate.clear_a ; clkin ; clkin ; None ; None ; 4.700 ns ;
; N/A ; 120.48 MHz ( period = 8.300 ns ) ; mstate.wrdata_a ; mstate.wrdata_a ; clkin ; clkin ; None ; None ; 4.700 ns ;
; N/A ; 123.46 MHz ( period = 8.100 ns ) ; mstate.wrdata_a ; mstate.wrdata_b ; clkin ; clkin ; None ; None ; 4.500 ns ;
; N/A ; 123.46 MHz ( period = 8.100 ns ) ; mstate.clear_a ; mstate.clear_b ; clkin ; clkin ; None ; None ; 4.500 ns ;
; N/A ; Restricted to 125.00 MHz ( period = 8.000 ns ) ; mstate.wrdata_b ; mstate.wrdata_c ; clkin ; clkin ; None ; None ; 4.300 ns ;
; N/A ; Restricted to 125.00 MHz ( period = 8.000 ns ) ; lcd_db[2]~reg0 ; lcd_db[2]~reg0 ; clkin ; clkin ; None ; None ; 4.200 ns ;
; N/A ; Restricted to 125.00 MHz ( period = 8.000 ns ) ; lcd_db[4]~reg0 ; lcd_db[4]~reg0 ; clkin ; clkin ; None ; None ; 4.200 ns ;
; N/A ; Restricted to 125.00 MHz ( period = 8.000 ns ) ; lcd_db[5]~reg0 ; lcd_db[5]~reg0 ; clkin ; clkin ; None ; None ; 4.200 ns ;
; N/A ; Restricted to 125.00 MHz ( period = 8.000 ns ) ; mstate.clear_b ; mstate.clear_c ; clkin ; clkin ; None ; None ; 4.200 ns ;
; N/A ; Restricted to 125.00 MHz ( period = 8.000 ns ) ; lcd_db[5]~reg0 ; lcd_db[5]~63 ; clkin ; clkin ; None ; None ; 4.200 ns ;
; N/A ; Restricted to 125.00 MHz ( period = 8.000 ns ) ; lcd_db[5]~reg0 ; lcd_db[5]~64 ; clkin ; clkin ; None ; None ; 4.200 ns ;
; N/A ; Restricted to 125.00 MHz ( period = 8.000 ns ) ; mstate.clear_c ; mstate.clear_c ; clkin ; clkin ; None ; None ; 2.300 ns ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ; ; ; ; ; ; ; ;
+-----------------------------------------+-----------------------------------------------------+-----------------+-----------------+------------+----------+-----------------------------+---------------------------+-------------------------+
+---------------------------------------------------------------------------+
; tsu ;
+-------+--------------+------------+----------+-----------------+----------+
; Slack ; Required tsu ; Actual tsu ; From ; To ; To Clock ;
+-------+--------------+------------+----------+-----------------+----------+
; N/A ; None ; 9.200 ns ; lcd_busy ; fsm_cnt[0] ; clkin ;
; N/A ; None ; 6.000 ns ; lcd_busy ; lcd_db[2]~reg0 ; clkin ;
; N/A ; None ; 5.900 ns ; lcd_busy ; fsm_cnt[5] ; clkin ;
; N/A ; None ; 5.900 ns ; lcd_busy ; fsm_cnt[1] ; clkin ;
; N/A ; None ; 5.900 ns ; lcd_busy ; fsm_cnt[6] ; clkin ;
; N/A ; None ; 5.900 ns ; lcd_busy ; fsm_cnt[7] ; clkin ;
; N/A ; None ; 5.900 ns ; lcd_busy ; fsm_cnt[3] ; clkin ;
; N/A ; None ; 5.900 ns ; nrst ; fsm_cnt[5] ; clkin ;
; N/A ; None ; 5.900 ns ; nrst ; fsm_cnt[1] ; clkin ;
; N/A ; None ; 5.900 ns ; nrst ; fsm_cnt[6] ; clkin ;
; N/A ; None ; 5.900 ns ; nrst ; fsm_cnt[7] ; clkin ;
; N/A ; None ; 5.900 ns ; nrst ; fsm_cnt[3] ; clkin ;
; N/A ; None ; 5.800 ns ; lcd_busy ; lcd_db[4]~reg0 ; clkin ;
; N/A ; None ; 5.700 ns ; lcd_busy ; fsm_cnt[2] ; clkin ;
; N/A ; None ; 5.700 ns ; lcd_busy ; fsm_cnt[4] ; clkin ;
; N/A ; None ; 5.700 ns ; nrst ; fsm_cnt[2] ; clkin ;
; N/A ; None ; 5.700 ns ; nrst ; fsm_cnt[4] ; clkin ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -