ocmj2x8.tan.rpt

来自「用verilog写的对OCMJ2X8液晶模块控制代码」· RPT 代码 · 共 400 行 · 第 1/5 页

; N/A                                     ; 58.82 MHz ( period = 17.000 ns )                    ; fsm_cnt[6]      ; fsm_cnt[3]      ; clkin      ; clkin    ; None                        ; None                      ; 13.400 ns               ;
; N/A                                     ; 59.52 MHz ( period = 16.800 ns )                    ; mstate.wrdata_b ; fsm_cnt[0]      ; clkin      ; clkin    ; None                        ; None                      ; 13.200 ns               ;
; N/A                                     ; 59.88 MHz ( period = 16.700 ns )                    ; fsm_cnt[3]      ; lcd_db[1]~reg0  ; clkin      ; clkin    ; None                        ; None                      ; 13.100 ns               ;
; N/A                                     ; 59.88 MHz ( period = 16.700 ns )                    ; fsm_cnt[0]      ; fsm_cnt[7]      ; clkin      ; clkin    ; None                        ; None                      ; 13.100 ns               ;
; N/A                                     ; 60.24 MHz ( period = 16.600 ns )                    ; fsm_cnt[2]      ; lcd_db[1]~reg0  ; clkin      ; clkin    ; None                        ; None                      ; 13.000 ns               ;
; N/A                                     ; 60.61 MHz ( period = 16.500 ns )                    ; fsm_cnt[1]      ; lcd_db[1]~reg0  ; clkin      ; clkin    ; None                        ; None                      ; 12.900 ns               ;
; N/A                                     ; 60.61 MHz ( period = 16.500 ns )                    ; fsm_cnt[7]      ; fsm_cnt[5]      ; clkin      ; clkin    ; None                        ; None                      ; 12.900 ns               ;
; N/A                                     ; 60.61 MHz ( period = 16.500 ns )                    ; fsm_cnt[7]      ; fsm_cnt[2]      ; clkin      ; clkin    ; None                        ; None                      ; 12.900 ns               ;
; N/A                                     ; 60.61 MHz ( period = 16.500 ns )                    ; fsm_cnt[7]      ; fsm_cnt[4]      ; clkin      ; clkin    ; None                        ; None                      ; 12.900 ns               ;
; N/A                                     ; 60.61 MHz ( period = 16.500 ns )                    ; fsm_cnt[7]      ; fsm_cnt[1]      ; clkin      ; clkin    ; None                        ; None                      ; 12.900 ns               ;
; N/A                                     ; 60.61 MHz ( period = 16.500 ns )                    ; fsm_cnt[7]      ; fsm_cnt[6]      ; clkin      ; clkin    ; None                        ; None                      ; 12.900 ns               ;
; N/A                                     ; 60.61 MHz ( period = 16.500 ns )                    ; fsm_cnt[7]      ; fsm_cnt[7]      ; clkin      ; clkin    ; None                        ; None                      ; 12.900 ns               ;
; N/A                                     ; 60.61 MHz ( period = 16.500 ns )                    ; fsm_cnt[7]      ; fsm_cnt[3]      ; clkin      ; clkin    ; None                        ; None                      ; 12.900 ns               ;
; N/A                                     ; 60.98 MHz ( period = 16.400 ns )                    ; fsm_cnt[0]      ; fsm_cnt[6]      ; clkin      ; clkin    ; None                        ; None                      ; 12.800 ns               ;
; N/A                                     ; 62.11 MHz ( period = 16.100 ns )                    ; fsm_cnt[0]      ; lcd_db[1]~reg0  ; clkin      ; clkin    ; None                        ; None                      ; 12.500 ns               ;
; N/A                                     ; 62.50 MHz ( period = 16.000 ns )                    ; mstate.clear_a  ; lcd_db[2]~reg0  ; clkin      ; clkin    ; None                        ; None                      ; 12.400 ns               ;
; N/A                                     ; 62.89 MHz ( period = 15.900 ns )                    ; fsm_cnt[0]      ; fsm_cnt[4]      ; clkin      ; clkin    ; None                        ; None                      ; 12.300 ns               ;
; N/A                                     ; 63.29 MHz ( period = 15.800 ns )                    ; mstate.wrdata_a ; lcd_db[2]~reg0  ; clkin      ; clkin    ; None                        ; None                      ; 12.200 ns               ;
; N/A                                     ; 64.10 MHz ( period = 15.600 ns )                    ; fsm_cnt[5]      ; lcd_db[1]~reg0  ; clkin      ; clkin    ; None                        ; None                      ; 12.000 ns               ;
; N/A                                     ; 64.10 MHz ( period = 15.600 ns )                    ; fsm_cnt[3]      ; lcd_db[2]~reg0  ; clkin      ; clkin    ; None                        ; None                      ; 12.000 ns               ;
; N/A                                     ; 64.10 MHz ( period = 15.600 ns )                    ; mstate.clear_a  ; lcd_db[4]~reg0  ; clkin      ; clkin    ; None                        ; None                      ; 12.000 ns               ;
; N/A                                     ; 64.52 MHz ( period = 15.500 ns )                    ; fsm_cnt[2]      ; lcd_db[2]~reg0  ; clkin      ; clkin    ; None                        ; None                      ; 11.900 ns               ;
; N/A                                     ; 64.52 MHz ( period = 15.500 ns )                    ; fsm_cnt[0]      ; fsm_cnt[3]      ; clkin      ; clkin    ; None                        ; None                      ; 11.900 ns               ;
; N/A                                     ; 64.94 MHz ( period = 15.400 ns )                    ; fsm_cnt[4]      ; lcd_db[1]~reg0  ; clkin      ; clkin    ; None                        ; None                      ; 11.800 ns               ;
; N/A                                     ; 64.94 MHz ( period = 15.400 ns )                    ; fsm_cnt[1]      ; lcd_db[2]~reg0  ; clkin      ; clkin    ; None                        ; None                      ; 11.800 ns               ;
; N/A                                     ; 64.94 MHz ( period = 15.400 ns )                    ; fsm_cnt[2]      ; fsm_cnt[0]      ; clkin      ; clkin    ; None                        ; None                      ; 11.800 ns               ;
; N/A                                     ; 65.36 MHz ( period = 15.300 ns )                    ; fsm_cnt[4]      ; lcd_db[2]~reg0  ; clkin      ; clkin    ; None                        ; None                      ; 11.700 ns               ;
; N/A                                     ; 65.36 MHz ( period = 15.300 ns )                    ; fsm_cnt[0]      ; fsm_cnt[2]      ; clkin      ; clkin    ; None                        ; None                      ; 11.700 ns               ;
; N/A                                     ; 65.79 MHz ( period = 15.200 ns )                    ; mstate.wrdata_a ; lcd_db[4]~reg0  ; clkin      ; clkin    ; None                        ; None                      ; 11.600 ns               ;
; N/A                                     ; 66.67 MHz ( period = 15.000 ns )                    ; fsm_cnt[0]      ; lcd_db[2]~reg0  ; clkin      ; clkin    ; None                        ; None                      ; 11.400 ns               ;
; N/A                                     ; 67.11 MHz ( period = 14.900 ns )                    ; mstate.wrdata_a ; lcd_db[1]~reg0  ; clkin      ; clkin    ; None                        ; None                      ; 11.300 ns               ;
; N/A                                     ; 67.11 MHz ( period = 14.900 ns )                    ; fsm_cnt[0]      ; fsm_cnt[1]      ; clkin      ; clkin    ; None                        ; None                      ; 11.300 ns               ;
; N/A                                     ; 68.03 MHz ( period = 14.700 ns )                    ; mstate.idle     ; fsm_cnt[5]      ; clkin      ; clkin    ; None                        ; None                      ; 11.100 ns               ;
; N/A                                     ; 68.03 MHz ( period = 14.700 ns )                    ; mstate.idle     ; fsm_cnt[1]      ; clkin      ; clkin    ; None                        ; None                      ; 11.100 ns               ;
; N/A                                     ; 68.03 MHz ( period = 14.700 ns )                    ; mstate.idle     ; fsm_cnt[6]      ; clkin      ; clkin    ; None                        ; None                      ; 11.100 ns               ;
; N/A                                     ; 68.03 MHz ( period = 14.700 ns )                    ; mstate.idle     ; fsm_cnt[7]      ; clkin      ; clkin    ; None                        ; None                      ; 11.100 ns               ;
; N/A                                     ; 68.03 MHz ( period = 14.700 ns )                    ; mstate.idle     ; fsm_cnt[3]      ; clkin      ; clkin    ; None                        ; None                      ; 11.100 ns               ;
; N/A                                     ; 68.49 MHz ( period = 14.600 ns )                    ; fsm_cnt[3]      ; mstate.wrdata_a ; clkin      ; clkin    ; None                        ; None                      ; 11.000 ns               ;
; N/A                                     ; 68.49 MHz ( period = 14.600 ns )                    ; fsm_cnt[3]      ; mstate.delay    ; clkin      ; clkin    ; None                        ; None                      ; 11.000 ns               ;
; N/A                                     ; 68.49 MHz ( period = 14.600 ns )                    ; mstate.idle     ; fsm_cnt[2]      ; clkin      ; clkin    ; None                        ; None                      ; 11.000 ns               ;
; N/A                                     ; 68.49 MHz ( period = 14.600 ns )                    ; mstate.idle     ; fsm_cnt[4]      ; clkin      ; clkin    ; None                        ; None                      ; 11.000 ns               ;
; N/A                                     ; 68.97 MHz ( period = 14.500 ns )                    ; mstate.wrdata_b ; fsm_cnt[5]      ; clkin      ; clkin    ; None                        ; None                      ; 10.900 ns               ;
; N/A                                     ; 69.44 MHz ( period = 14.400 ns )                    ; fsm_cnt[1]      ; mstate.wrdata_a ; clkin      ; clkin    ; None                        ; None                      ; 10.800 ns               ;
; N/A                                     ; 69.44 MHz ( period = 14.400 ns )                    ; fsm_cnt[1]      ; mstate.delay    ; clkin      ; clkin    ; None                        ; None                      ; 10.800 ns               ;
; N/A                                     ; 69.93 MHz ( period = 14.300 ns )                    ; fsm_cnt[4]      ; mstate.wrdata_a ; clkin      ; clkin    ; None                        ; None                      ; 10.700 ns               ;
; N/A                                     ; 69.93 MHz ( period = 14.300 ns )                    ; fsm_cnt[4]      ; mstate.delay    ; clkin      ; clkin    ; None                        ; None                      ; 10.700 ns               ;
; N/A                                     ; 70.92 MHz ( period = 14.100 ns )                    ; mstate.clear_a  ; lcd_db[5]~reg0  ; clkin      ; clkin    ; None                        ; None                      ; 10.500 ns               ;
; N/A                                     ; 70.92 MHz ( period = 14.100 ns )                    ; mstate.clear_a  ; lcd_db[5]~63    ; clkin      ; clkin    ; None                        ; None                      ; 10.500 ns               ;
; N/A                                     ; 70.92 MHz ( period = 14.100 ns )                    ; mstate.clear_a  ; lcd_db[5]~64    ; clkin      ; clkin    ; None                        ; None                      ; 10.500 ns               ;
; N/A                                     ; 72.99 MHz ( period = 13.700 ns )                    ; mstate.wrdata_a ; lcd_db[5]~reg0  ; clkin      ; clkin    ; None                        ; None                      ; 10.100 ns               ;
; N/A                                     ; 72.99 MHz ( period = 13.700 ns )                    ; mstate.wrdata_a ; lcd_db[5]~63    ; clkin      ; clkin    ; None                        ; None                      ; 10.100 ns               ;
; N/A                                     ; 72.99 MHz ( period = 13.700 ns )                    ; mstate.wrdata_a ; lcd_db[5]~64    ; clkin      ; clkin    ; None                        ; None                      ; 10.100 ns               ;
; N/A                                     ; 73.53 MHz ( period = 13.600 ns )                    ; fsm_cnt[3]      ; mstate.clear_a  ; clkin      ; clkin    ; None                        ; None                      ; 10.000 ns               ;
; N/A                                     ; 73.53 MHz ( period = 13.600 ns )                    ; fsm_cnt[3]      ; mstate.idle     ; clkin      ; clkin    ; None                        ; None                      ; 10.000 ns               ;
; N/A                                     ; 74.07 MHz ( period = 13.500 ns )                    ; mstate.clear_c  ; fsm_cnt[5]      ; clkin      ; clkin    ; None                        ; None                      ; 9.900 ns                ;
; N/A                                     ; 74.07 MHz ( period = 13.500 ns )                    ; fsm_cnt[5]      ; mstate.wrdata_a ; clkin      ; clkin    ; None                        ; None                      ; 9.900 ns                ;
; N/A                                     ; 74.07 MHz ( period = 13.500 ns )                    ; fsm_cnt[5]      ; mstate.delay    ; clkin      ; clkin    ; None                        ; None                      ; 9.900 ns                ;
; N/A                                     ; 74.07 MHz ( period = 13.500 ns )                    ; mstate.clear_c  ; fsm_cnt[1]      ; clkin      ; clkin    ; None                        ; None                      ; 9.900 ns                ;
; N/A                                     ; 74.07 MHz ( period = 13.500 ns )                    ; mstate.clear_c  ; fsm_cnt[6]      ; clkin      ; clkin    ; None                        ; None                      ; 9.900 ns                ;
; N/A                                     ; 74.07 MHz ( period = 13.500 ns )                    ; mstate.clear_c  ; fsm_cnt[7]      ; clkin      ; clkin    ; None                        ; None                      ; 9.900 ns                ;
; N/A                                     ; 74.07 MHz ( period = 13.500 ns )                    ; mstate.clear_c  ; fsm_cnt[3]      ; clkin      ; clkin    ; None                        ; None                      ; 9.900 ns                ;
; N/A                                     ; 74.63 MHz ( period = 13.400 ns )                    ; fsm_cnt[1]      ; mstate.clear_a  ; clkin      ; clkin    ; None                        ; None                      ; 9.800 ns                ;
; N/A                                     ; 74.63 MHz ( period = 13.400 ns )                    ; fsm_cnt[1]      ; mstate.idle     ; clkin      ; clkin    ; None                        ; None                      ; 9.800 ns                ;
; N/A                                     ; 75.19 MHz ( period = 13.300 ns )                    ; fsm_cnt[5]      ; lcd_db[2]~reg0  ; clkin      ; clkin    ; None                        ; None                      ; 9.700 ns                ;
; N/A                                     ; 75.19 MHz ( period = 13.300 ns )                    ; fsm_cnt[4]      ; mstate.clear_a  ; clkin      ; clkin    ; None                        ; None                      ; 9.700 ns                ;
; N/A                                     ; 75.19 MHz ( period = 13.300 ns )                    ; fsm_cnt[6]      ; mstate.wrdata_a ; clkin      ; clkin    ; None                        ; None                      ; 9.700 ns                ;
; N/A                                     ; 75.19 MHz ( period = 13.300 ns )                    ; fsm_cnt[6]      ; mstate.delay    ; clkin      ; clkin    ; None                        ; None                      ; 9.700 ns                ;
; N/A                                     ; 75.19 MHz ( period = 13.300 ns )                    ; mstate.clear_c  ; fsm_cnt[2]      ; clkin      ; clkin    ; None                        ; None                      ; 9.700 ns                ;
; N/A                                     ; 75.19 MHz ( period = 13.300 ns )                    ; mstate.clear_c  ; fsm_cnt[4]      ; clkin      ; clkin    ; None                        ; None                      ; 9.700 ns                ;
; N/A                                     ; 75.19 MHz ( period = 13.300 ns )                    ; fsm_cnt[4]      ; mstate.idle     ; clkin      ; clkin    ; None                        ; None                      ; 9.700 ns                ;
; N/A                                     ; 76.34 MHz ( period = 13.100 ns )                    ; mstate.wrdata_b ; fsm_cnt[1]      ; clkin      ; clkin    ; None                        ; None                      ; 9.500 ns                ;
; N/A                                     ; 76.34 MHz ( period = 13.100 ns )                    ; mstate.wrdata_b ; fsm_cnt[6]      ; clkin      ; clkin    ; None                        ; None                      ; 9.500 ns                ;
; N/A                                     ; 76.34 MHz ( period = 13.100 ns )                    ; mstate.wrdata_b ; fsm_cnt[7]      ; clkin      ; clkin    ; None                        ; None                      ; 9.500 ns                ;
; N/A                                     ; 76.34 MHz ( period = 13.100 ns )                    ; mstate.wrdata_b ; fsm_cnt[3]      ; clkin      ; clkin    ; None                        ; None                      ; 9.500 ns                ;
; N/A                                     ; 76.92 MHz ( period = 13.000 ns )                    ; fsm_cnt[4]      ; lcd_db[4]~reg0  ; clkin      ; clkin    ; None                        ; None                      ; 9.400 ns                ;
; N/A                                     ; 76.92 MHz ( period = 13.000 ns )                    ; mstate.wrdata_b ; fsm_cnt[2]      ; clkin      ; clkin    ; None                        ; None                      ; 9.400 ns                ;
; N/A                                     ; 76.92 MHz ( period = 13.000 ns )                    ; mstate.wrdata_b ; fsm_cnt[4]      ; clkin      ; clkin    ; None                        ; None                      ; 9.400 ns                ;
; N/A                                     ; 78.13 MHz ( period = 12.800 ns )                    ; fsm_cnt[7]      ; mstate.wrdata_a ; clkin      ; clkin    ; None                        ; None                      ; 9.200 ns                ;
; N/A                                     ; 78.13 MHz ( period = 12.800 ns )                    ; fsm_cnt[7]      ; mstate.delay    ; clkin      ; clkin    ; None                        ; None                      ; 9.200 ns                ;
; N/A                                     ; 78.74 MHz ( period = 12.700 ns )                    ; mstate.clear_b  ; lcd_req~reg0    ; clkin      ; clkin    ; None                        ; None                      ; 9.100 ns                ;