ram.fit.rpt

来自「用vhdl语言描写的存储器的读写」· RPT 代码 · 共 683 行 · 第 1/5 页

; Compilation Hierarchy Node ; Logic Cells ; LC Registers ; UFM Blocks ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name ; Library Name ;
+----------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+---------------------+--------------+
; |ram                       ; 465 (465)   ; 0            ; 0          ; 39   ; 0            ; 465 (465)    ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ram                ; work         ;
+----------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+---------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------+
; Delay Chain Summary                    ;
+-------------+----------+---------------+
; Name        ; Pin Type ; Pad to Core 0 ;
+-------------+----------+---------------+
; addr[1]     ; Input    ; 0             ;
; addr[0]     ; Input    ; 0             ;
; addr[3]     ; Input    ; 0             ;
; addr[2]     ; Input    ; 0             ;
; rd          ; Input    ; 0             ;
; cs          ; Input    ; 0             ;
; datain[0]   ; Input    ; 0             ;
; wr          ; Input    ; 0             ;
; datain[1]   ; Input    ; 0             ;
; datain[2]   ; Input    ; 0             ;
; datain[3]   ; Input    ; 0             ;
; datain[4]   ; Input    ; 0             ;
; datain[5]   ; Input    ; 0             ;
; datain[6]   ; Input    ; 0             ;
; datain[7]   ; Input    ; 0             ;
; datain[8]   ; Input    ; 0             ;
; datain[9]   ; Input    ; 0             ;
; datain[10]  ; Input    ; 0             ;
; datain[11]  ; Input    ; 0             ;
; datain[12]  ; Input    ; 0             ;
; datain[13]  ; Input    ; 0             ;
; datain[14]  ; Input    ; 0             ;
; datain[15]  ; Input    ; 0             ;
; dataout[0]  ; Output   ; --            ;
; dataout[1]  ; Output   ; --            ;
; dataout[2]  ; Output   ; --            ;
; dataout[3]  ; Output   ; --            ;
; dataout[4]  ; Output   ; --            ;
; dataout[5]  ; Output   ; --            ;
; dataout[6]  ; Output   ; --            ;
; dataout[7]  ; Output   ; --            ;
; dataout[8]  ; Output   ; --            ;
; dataout[9]  ; Output   ; --            ;
; dataout[10] ; Output   ; --            ;
; dataout[11] ; Output   ; --            ;
; dataout[12] ; Output   ; --            ;
; dataout[13] ; Output   ; --            ;
; dataout[14] ; Output   ; --            ;
; dataout[15] ; Output   ; --            ;
+-------------+----------+---------------+


+-------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                       ;
+------------+--------------+---------+--------------+--------+----------------------+------------------+
; Name       ; Location     ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ;
+------------+--------------+---------+--------------+--------+----------------------+------------------+
; process1~0 ; LC_X12_Y3_N8 ; 16      ; Latch enable ; yes    ; Global Clock         ; GCLK1            ;
; rtl~0      ; LC_X12_Y3_N4 ; 16      ; Latch enable ; yes    ; Global Clock         ; GCLK3            ;
; rtl~1      ; LC_X12_Y3_N2 ; 16      ; Latch enable ; yes    ; Global Clock         ; GCLK0            ;
; rtl~10     ; LC_X12_Y3_N6 ; 16      ; Latch enable ; yes    ; Global Clock         ; GCLK2            ;
; rtl~11     ; LC_X7_Y7_N0  ; 16      ; Latch enable ; no     ; --                   ; --               ;
; rtl~12     ; LC_X5_Y6_N4  ; 16      ; Latch enable ; no     ; --                   ; --               ;
; rtl~13     ; LC_X6_Y6_N9  ; 16      ; Latch enable ; no     ; --                   ; --               ;
; rtl~14     ; LC_X5_Y6_N7  ; 16      ; Latch enable ; no     ; --                   ; --               ;
; rtl~15     ; LC_X6_Y7_N9  ; 16      ; Latch enable ; no     ; --                   ; --               ;
; rtl~2      ; LC_X6_Y5_N0  ; 16      ; Latch enable ; no     ; --                   ; --               ;
; rtl~3      ; LC_X7_Y6_N2  ; 16      ; Latch enable ; no     ; --                   ; --               ;
; rtl~4      ; LC_X12_Y3_N0 ; 16      ; Latch enable ; no     ; --                   ; --               ;
; rtl~5      ; LC_X8_Y6_N5  ; 16      ; Latch enable ; no     ; --                   ; --               ;
; rtl~6      ; LC_X12_Y3_N5 ; 16      ; Latch enable ; no     ; --                   ; --               ;
; rtl~7      ; LC_X7_Y7_N6  ; 16      ; Latch enable ; no     ; --                   ; --               ;
; rtl~8      ; LC_X6_Y8_N5  ; 16      ; Latch enable ; no     ; --                   ; --               ;
; rtl~9      ; LC_X5_Y8_N3  ; 16      ; Latch enable ; no     ; --                   ; --               ;
+------------+--------------+---------+--------------+--------+----------------------+------------------+


+-------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                   ;
+------------+--------------+---------+----------------------+------------------+
; Name       ; Location     ; Fan-Out ; Global Resource Used ; Global Line Name ;
+------------+--------------+---------+----------------------+------------------+
; process1~0 ; LC_X12_Y3_N8 ; 16      ; Global Clock         ; GCLK1            ;
; rtl~0      ; LC_X12_Y3_N4 ; 16      ; Global Clock         ; GCLK3            ;
; rtl~1      ; LC_X12_Y3_N2 ; 16      ; Global Clock         ; GCLK0            ;
; rtl~10     ; LC_X12_Y3_N6 ; 16      ; Global Clock         ; GCLK2            ;
+------------+--------------+---------+----------------------+------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+------------+--------------------+
; Name       ; Fan-Out            ;
+------------+--------------------+
; addr[2]    ; 76                 ;
; addr[3]    ; 76                 ;
; addr[0]    ; 76                 ;
; addr[1]    ; 76                 ;
; cs         ; 17                 ;
; datain[15] ; 16                 ;
; datain[14] ; 16                 ;
; datain[13] ; 16                 ;
; datain[12] ; 16                 ;
; datain[11] ; 16                 ;
; datain[10] ; 16                 ;
; datain[9]  ; 16                 ;
; datain[8]  ; 16                 ;
; datain[7]  ; 16                 ;
; datain[6]  ; 16                 ;
; datain[5]  ; 16                 ;
; datain[4]  ; 16                 ;
; datain[3]  ; 16                 ;
; datain[2]  ; 16                 ;
; datain[1]  ; 16                 ;
; wr         ; 16                 ;
; datain[0]  ; 16                 ;
; rtl~15     ; 16                 ;
; rtl~14     ; 16                 ;
; rtl~13     ; 16                 ;
; rtl~12     ; 16                 ;
; rtl~11     ; 16                 ;
; rtl~9      ; 16                 ;
; rtl~8      ; 16                 ;
; rtl~7      ; 16                 ;
; rtl~6      ; 16                 ;
; rtl~5      ; 16                 ;
; rtl~4      ; 16                 ;
; rtl~3      ; 16                 ;
; rtl~2      ; 16                 ;
; data1~287  ; 2                  ;
; data1~95   ; 2                  ;
; data1~223  ; 2                  ;
; data1~159  ; 2                  ;
; data1~239  ; 2                  ;
; data1~47   ; 2                  ;