📄 frequency.vhd
字号:
LIBRARY IEEE;
USE IEEE.Std_Logic_1164.ALL;
ENTITY Frequency IS
PORT ( Clk10Hz: in Std_logic ;
Clk1Hz: out Std_logic);
END ;
ARCHITECTURE behavior OF Frequency IS
BEGIN
Clk1hz<=clk10hz;
END ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -