counter32b.vhd

8位十六进制频率计设计 根据频率的定义和频率测量的基本原理

LIBRARY IEEE; --32位计数器
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY COUNTER32B IS
   PORT  (FIN : IN STD_LOGIC;             --时钟信号
         CLR  : IN STD_LOGIC;             --清零信号
       ENABL  : IN STD_LOGIC;             --计数使能信号
         DOUT : OUT STD_LOGIC_VECTOR(31 DOWNTO 0) );   --计数结果
   END COUNTER32B;
ARCHITECTURE behav OF COUNTER32B IS 
   SIGNAL CQI :  STD_LOGIC_VECTOR(31 DOWNTO 0);
BEGIN
  PROCESS(FIN,CLR,ENABL)
   BEGIN
    IF CLR = '1' THEN CQI <= (OTHERS=>'0');    --清零
    ELSIF  FIN'EVENT AND FIN = '1' THEN 
       IF ENABL = '1' THEN CQI <= CQI + 1; END IF;
    END IF;
  END PROCESS;
  DOUT <= CQI;
END behav;