ftctrl.vhd

来自「8位十六进制频率计设计 根据频率的定义和频率测量的基本原理」· VHDL 代码 · 共 26 行

LIBRARY IEEE;  --测控控制电路
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY FTCTRL IS 
   PORT (CLKK : IN STD_LOGIC;    --1Hz
      CNT_EN : OUT STD_LOGIC;    --计数器时钟使能
     RST_CNT : OUT STD_LOGIC;    --计数器清零
      Load  : OUT STD_LOGIC  );  --输出锁存信号
   END FTCTRL;
ARCHITECTURE behav OF FTCTRL IS 
   SIGNAL Div2CLK : STD_LOGIC;
 BEGIN
   PROCESS (CLKK)
   BEGIN
     IF CLKK'EVENT AND CLKK = '1' THEN  --1Hz时钟2分频
        Div2CLK <= NOT Div2CLK;
     END IF;
   END PROCESS;
   PROCESS (CLKK,Div2CLK)
   BEGIN
   IF CLKK='0' AND Div2CLK ='0' THEN RST_CNT<='1'; --产生计数器清零信号
        ELSE RST_CNT <= '0'; END IF;
   END PROCESS;
   Load <= NOT Div2CLK; CNT_EN <= Div2CLK;
END behav;