sramtest.tan.rpt

FPGA的SRAM存储器的控制程序

; N/A                                     ; 339.44 MHz ( period = 2.946 ns )                    ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.732 ns                ;
; N/A                                     ; 350.02 MHz ( period = 2.857 ns )                    ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[3]  ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.643 ns                ;
; N/A                                     ; 350.02 MHz ( period = 2.857 ns )                    ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[4]  ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.643 ns                ;
; N/A                                     ; 350.02 MHz ( period = 2.857 ns )                    ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[7]  ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.643 ns                ;
; N/A                                     ; 350.02 MHz ( period = 2.857 ns )                    ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[6]  ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.643 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                         ;                         ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+-------------------------+-------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+----------------------------------------------------------------------------+
; tsu                                                                        ;
+-------+--------------+------------+-------------+---------------+----------+
; Slack ; Required tsu ; Actual tsu ; From        ; To            ; To Clock ;
+-------+--------------+------------+-------------+---------------+----------+
; N/A   ; None         ; 7.277 ns   ; KEY[0]      ; temp_DATA[0]  ; CLOCK_50 ;
; N/A   ; None         ; 7.277 ns   ; KEY[0]      ; temp_DATA[1]  ; CLOCK_50 ;
; N/A   ; None         ; 7.277 ns   ; KEY[0]      ; temp_DATA[2]  ; CLOCK_50 ;
; N/A   ; None         ; 7.277 ns   ; KEY[0]      ; temp_DATA[3]  ; CLOCK_50 ;
; N/A   ; None         ; 7.277 ns   ; KEY[0]      ; temp_DATA[4]  ; CLOCK_50 ;
; N/A   ; None         ; 7.277 ns   ; KEY[0]      ; temp_DATA[5]  ; CLOCK_50 ;
; N/A   ; None         ; 7.271 ns   ; KEY[0]      ; temp_DATA[6]  ; CLOCK_50 ;
; N/A   ; None         ; 7.271 ns   ; KEY[0]      ; temp_DATA[7]  ; CLOCK_50 ;
; N/A   ; None         ; 7.271 ns   ; KEY[0]      ; temp_DATA[8]  ; CLOCK_50 ;
; N/A   ; None         ; 7.271 ns   ; KEY[0]      ; temp_DATA[9]  ; CLOCK_50 ;
; N/A   ; None         ; 7.271 ns   ; KEY[0]      ; temp_DATA[11] ; CLOCK_50 ;
; N/A   ; None         ; 7.085 ns   ; KEY[0]      ; iADDR[9]      ; CLOCK_50 ;
; N/A   ; None         ; 7.041 ns   ; KEY[0]      ; temp_DATA[10] ; CLOCK_50 ;
; N/A   ; None         ; 7.041 ns   ; KEY[0]      ; temp_DATA[12] ; CLOCK_50 ;
; N/A   ; None         ; 7.041 ns   ; KEY[0]      ; temp_DATA[13] ; CLOCK_50 ;
; N/A   ; None         ; 7.041 ns   ; KEY[0]      ; temp_DATA[14] ; CLOCK_50 ;
; N/A   ; None         ; 7.041 ns   ; KEY[0]      ; temp_DATA[15] ; CLOCK_50 ;
; N/A   ; None         ; 6.635 ns   ; KEY[0]      ; iADDR[0]      ; CLOCK_50 ;
; N/A   ; None         ; 6.635 ns   ; KEY[0]      ; iADDR[1]      ; CLOCK_50 ;
; N/A   ; None         ; 6.635 ns   ; KEY[0]      ; iADDR[2]      ; CLOCK_50 ;
; N/A   ; None         ; 6.635 ns   ; KEY[0]      ; iADDR[3]      ; CLOCK_50 ;
; N/A   ; None         ; 6.635 ns   ; KEY[0]      ; iADDR[4]      ; CLOCK_50 ;
; N/A   ; None         ; 6.635 ns   ; KEY[0]      ; iADDR[5]      ; CLOCK_50 ;
; N/A   ; None         ; 6.635 ns   ; KEY[0]      ; iADDR[6]      ; CLOCK_50 ;
; N/A   ; None         ; 6.635 ns   ; KEY[0]      ; iADDR[7]      ; CLOCK_50 ;
; N/A   ; None         ; 6.635 ns   ; KEY[0]      ; iADDR[8]      ; CLOCK_50 ;
; N/A   ; None         ; 6.493 ns   ; KEY[0]      ; iDATA[0]      ; CLOCK_50 ;
; N/A   ; None         ; 6.493 ns   ; KEY[0]      ; iDATA[1]      ; CLOCK_50 ;
; N/A   ; None         ; 6.493 ns   ; KEY[0]      ; iDATA[2]      ; CLOCK_50 ;
; N/A   ; None         ; 6.493 ns   ; KEY[0]      ; iDATA[3]      ; CLOCK_50 ;
; N/A   ; None         ; 6.493 ns   ; KEY[0]      ; iDATA[4]      ; CLOCK_50 ;
; N/A   ; None         ; 6.493 ns   ; KEY[0]      ; iDATA[5]      ; CLOCK_50 ;
; N/A   ; None         ; 6.493 ns   ; KEY[0]      ; iDATA[6]      ; CLOCK_50 ;
; N/A   ; None         ; 6.493 ns   ; KEY[0]      ; iDATA[7]      ; CLOCK_50 ;
; N/A   ; None         ; 5.522 ns   ; KEY[0]      ; ST.01         ; CLOCK_50 ;
; N/A   ; None         ; 5.522 ns   ; KEY[0]      ; ST.10         ; CLOCK_50 ;
; N/A   ; None         ; 5.520 ns   ; KEY[0]      ; iWE_N         ; CLOCK_50 ;
; N/A   ; None         ; 4.278 ns   ; SW[16]      ; iADDR[8]      ; CLOCK_50 ;
; N/A   ; None         ; 4.195 ns   ; SW[15]      ; iADDR[7]      ; CLOCK_50 ;
; N/A   ; None         ; 3.988 ns   ; SRAM_DQ[2]  ; temp_DATA[2]  ; CLOCK_50 ;
; N/A   ; None         ; 3.933 ns   ; SW[13]      ; iADDR[5]      ; CLOCK_50 ;
; N/A   ; None         ; 3.904 ns   ; SRAM_DQ[1]  ; temp_DATA[1]  ; CLOCK_50 ;
; N/A   ; None         ; 3.897 ns   ; SW[14]      ; iADDR[6]      ; CLOCK_50 ;
; N/A   ; None         ; 3.848 ns   ; SRAM_DQ[0]  ; temp_DATA[0]  ; CLOCK_50 ;
; N/A   ; None         ; 3.836 ns   ; SRAM_DQ[3]  ; temp_DATA[3]  ; CLOCK_50 ;
; N/A   ; None         ; 3.806 ns   ; SW[17]      ; iADDR[9]      ; CLOCK_50 ;
; N/A   ; None         ; 3.746 ns   ; SRAM_DQ[6]  ; temp_DATA[6]  ; CLOCK_50 ;
; N/A   ; None         ; 3.736 ns   ; SRAM_DQ[8]  ; temp_DATA[8]  ; CLOCK_50 ;
; N/A   ; None         ; 3.642 ns   ; SRAM_DQ[9]  ; temp_DATA[9]  ; CLOCK_50 ;
; N/A   ; None         ; 3.575 ns   ; SRAM_DQ[4]  ; temp_DATA[4]  ; CLOCK_50 ;
; N/A   ; None         ; 3.562 ns   ; SRAM_DQ[5]  ; temp_DATA[5]  ; CLOCK_50 ;
; N/A   ; None         ; 3.539 ns   ; SRAM_DQ[7]  ; temp_DATA[7]  ; CLOCK_50 ;
; N/A   ; None         ; 3.368 ns   ; SRAM_DQ[11] ; temp_DATA[11] ; CLOCK_50 ;
; N/A   ; None         ; 3