sramtest.tan.rpt

FPGA的SRAM存储器的控制程序

; N/A                                     ; 308.07 MHz ( period = 3.246 ns )                    ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[19] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.032 ns                ;
; N/A                                     ; 308.07 MHz ( period = 3.246 ns )                    ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[17] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.032 ns                ;
; N/A                                     ; 308.07 MHz ( period = 3.246 ns )                    ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[16] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.032 ns                ;
; N/A                                     ; 308.07 MHz ( period = 3.246 ns )                    ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[15] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.032 ns                ;
; N/A                                     ; 308.07 MHz ( period = 3.246 ns )                    ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[12] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.032 ns                ;
; N/A                                     ; 308.07 MHz ( period = 3.246 ns )                    ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[14] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.032 ns                ;
; N/A                                     ; 308.07 MHz ( period = 3.246 ns )                    ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[13] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.032 ns                ;
; N/A                                     ; 308.07 MHz ( period = 3.246 ns )                    ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[11] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.032 ns                ;
; N/A                                     ; 308.07 MHz ( period = 3.246 ns )                    ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[10] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 3.032 ns                ;
; N/A                                     ; 318.67 MHz ( period = 3.138 ns )                    ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[18] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.924 ns                ;
; N/A                                     ; 318.67 MHz ( period = 3.138 ns )                    ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[19] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.924 ns                ;
; N/A                                     ; 318.67 MHz ( period = 3.138 ns )                    ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[17] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.924 ns                ;
; N/A                                     ; 318.67 MHz ( period = 3.138 ns )                    ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[16] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.924 ns                ;
; N/A                                     ; 318.67 MHz ( period = 3.138 ns )                    ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[15] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.924 ns                ;
; N/A                                     ; 318.67 MHz ( period = 3.138 ns )                    ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[12] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.924 ns                ;
; N/A                                     ; 318.67 MHz ( period = 3.138 ns )                    ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[14] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.924 ns                ;
; N/A                                     ; 318.67 MHz ( period = 3.138 ns )                    ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[13] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.924 ns                ;
; N/A                                     ; 318.67 MHz ( period = 3.138 ns )                    ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[11] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.924 ns                ;
; N/A                                     ; 318.67 MHz ( period = 3.138 ns )                    ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[10] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.924 ns                ;
; N/A                                     ; 320.31 MHz ( period = 3.122 ns )                    ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[18] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.908 ns                ;
; N/A                                     ; 320.31 MHz ( period = 3.122 ns )                    ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[19] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.908 ns                ;
; N/A                                     ; 320.31 MHz ( period = 3.122 ns )                    ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[17] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.908 ns                ;
; N/A                                     ; 320.31 MHz ( period = 3.122 ns )                    ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[16] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.908 ns                ;
; N/A                                     ; 320.31 MHz ( period = 3.122 ns )                    ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[15] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.908 ns                ;
; N/A                                     ; 320.31 MHz ( period = 3.122 ns )                    ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[12] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.908 ns                ;
; N/A                                     ; 320.31 MHz ( period = 3.122 ns )                    ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[14] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.908 ns                ;
; N/A                                     ; 320.31 MHz ( period = 3.122 ns )                    ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[13] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.908 ns                ;
; N/A                                     ; 320.31 MHz ( period = 3.122 ns )                    ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[11] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.908 ns                ;
; N/A                                     ; 320.31 MHz ( period = 3.122 ns )                    ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[10] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.908 ns                ;
; N/A                                     ; 321.13 MHz ( period = 3.114 ns )                    ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[18] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.900 ns                ;
; N/A                                     ; 321.13 MHz ( period = 3.114 ns )                    ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[19] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.900 ns                ;
; N/A                                     ; 321.13 MHz ( period = 3.114 ns )                    ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[17] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.900 ns                ;
; N/A                                     ; 321.13 MHz ( period = 3.114 ns )                    ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[16] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.900 ns                ;
; N/A                                     ; 321.13 MHz ( period = 3.114 ns )                    ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[15] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.900 ns                ;
; N/A                                     ; 321.13 MHz ( period = 3.114 ns )                    ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[12] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.900 ns                ;
; N/A                                     ; 321.13 MHz ( period = 3.114 ns )                    ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[14] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.900 ns                ;
; N/A                                     ; 321.13 MHz ( period = 3.114 ns )                    ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[13] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.900 ns                ;
; N/A                                     ; 321.13 MHz ( period = 3.114 ns )                    ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[11] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.900 ns                ;
; N/A                                     ; 321.13 MHz ( period = 3.114 ns )                    ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[10] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.900 ns                ;
; N/A                                     ; 323.31 MHz ( period = 3.093 ns )                    ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[18] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.879 ns                ;
; N/A                                     ; 323.31 MHz ( period = 3.093 ns )                    ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[19] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.879 ns                ;
; N/A                                     ; 323.31 MHz ( period = 3.093 ns )                    ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[17] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.879 ns                ;
; N/A                                     ; 323.31 MHz ( period = 3.093 ns )                    ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[16] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.879 ns                ;
; N/A                                     ; 323.31 MHz ( period = 3.093 ns )                    ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[15] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.879 ns                ;
; N/A                                     ; 323.31 MHz ( period = 3.093 ns )                    ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.879 ns                ;
; N/A                                     ; 323.31 MHz ( period = 3.093 ns )                    ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[14] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.879 ns                ;
; N/A                                     ; 323.31 MHz ( period = 3.093 ns )                    ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.879 ns                ;
; N/A                                     ; 323.31 MHz ( period = 3.093 ns )                    ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.879 ns                ;
; N/A                                     ; 323.31 MHz ( period = 3.093 ns )                    ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.879 ns                ;
; N/A                                     ; 325.20 MHz ( period = 3.075 ns )                    ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[18] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.861 ns                ;
; N/A                                     ; 325.20 MHz ( period = 3.075 ns )                    ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[19] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.861 ns                ;
; N/A                                     ; 325.20 MHz ( period = 3.075 ns )                    ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[17] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.861 ns                ;
; N/A                                     ; 325.20 MHz ( period = 3.075 ns )                    ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[16] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.861 ns                ;
; N/A                                     ; 325.20 MHz ( period = 3.075 ns )                    ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[15] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.861 ns                ;
; N/A                                     ; 325.20 MHz ( period = 3.075 ns )                    ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.861 ns                ;
; N/A                                     ; 325.20 MHz ( period = 3.075 ns )                    ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[14] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.861 ns                ;
; N/A                                     ; 325.20 MHz ( period = 3.075 ns )                    ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.861 ns                ;
; N/A                                     ; 325.20 MHz ( period = 3.075 ns )                    ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.861 ns                ;
; N/A                                     ; 325.20 MHz ( period = 3.075 ns )                    ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.861 ns                ;
; N/A                                     ; 327.12 MHz ( period = 3.057 ns )                    ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[18] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.843 ns                ;
; N/A                                     ; 327.12 MHz ( period = 3.057 ns )                    ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[19] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.843 ns                ;
; N/A                                     ; 327.12 MHz ( period = 3.057 ns )                    ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[17] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.843 ns                ;
; N/A                                     ; 327.12 MHz ( period = 3.057 ns )                    ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[16] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.843 ns                ;
; N/A                                     ; 327.12 MHz ( period = 3.057 ns )                    ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[15] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.843 ns                ;
; N/A                                     ; 327.12 MHz ( period = 3.057 ns )                    ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.843 ns                ;
; N/A                                     ; 327.12 MHz ( period = 3.057 ns )                    ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[14] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.843 ns                ;
; N/A                                     ; 327.12 MHz ( period = 3.057 ns )                    ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.843 ns                ;
; N/A                                     ; 327.12 MHz ( period = 3.057 ns )                    ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.843 ns                ;
; N/A                                     ; 327.12 MHz ( period = 3.057 ns )                    ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.843 ns                ;
; N/A                                     ; 334.00 MHz ( period = 2.994 ns )                    ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[1]  ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.780 ns                ;
; N/A                                     ; 334.00 MHz ( period = 2.994 ns )                    ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[9]  ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.780 ns                ;
; N/A                                     ; 334.00 MHz ( period = 2.994 ns )                    ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[8]  ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.780 ns                ;