config_dac.hier_info

Verilog实现 spi接口的FPGA实现 通过仿真

|config_dac
clk => sdo_in.CLK
clk => waddr[4].CLK
clk => waddr[3].CLK
clk => waddr[2].CLK
clk => waddr[1].CLK
clk => waddr[0].CLK
clk => wdata[7].CLK
clk => wdata[6].CLK
clk => wdata[5].CLK
clk => wdata[4].CLK
clk => wdata[3].CLK
clk => wdata[2].CLK
clk => wdata[1].CLK
clk => wdata[0].CLK
clk => read_flag.CLK
clk => sck_count[1].CLK
clk => sck_count[0].CLK
clk => spi_ncs~reg0.CLK
clk => spi_sck~reg0.CLK
clk => data_to_send[7].CLK
clk => data_to_send[6].CLK
clk => data_to_send[5].CLK
clk => data_to_send[4].CLK
clk => data_to_send[3].CLK
clk => data_to_send[2].CLK
clk => data_to_send[1].CLK
clk => data_to_send[0].CLK
clk => bit_transfered[8].CLK
clk => bit_transfered[7].CLK
clk => bit_transfered[6].CLK
clk => bit_transfered[5].CLK
clk => bit_transfered[4].CLK
clk => bit_transfered[3].CLK
clk => bit_transfered[2].CLK
clk => bit_transfered[1].CLK
clk => bit_transfered[0].CLK
clk => data_received[7].CLK
clk => data_received[6].CLK
clk => data_received[5].CLK
clk => data_received[4].CLK
clk => data_received[3].CLK
clk => data_received[2].CLK
clk => data_received[1].CLK
clk => data_received[0].CLK
clk => rd_data_valid~reg0.CLK
clk => rd_data[7]~reg0.CLK
clk => rd_data[6]~reg0.CLK
clk => rd_data[5]~reg0.CLK
clk => rd_data[4]~reg0.CLK
clk => rd_data[3]~reg0.CLK
clk => rd_data[2]~reg0.CLK
clk => rd_data[1]~reg0.CLK
clk => rd_data[0]~reg0.CLK
clk => busy~reg0.CLK
clk => main_state~0.IN1
resetb => main_state~1.IN1
wr_rd_addr[0] => waddr[0].DATAIN
wr_rd_addr[1] => waddr[1].DATAIN
wr_rd_addr[2] => waddr[2].DATAIN
wr_rd_addr[3] => waddr[3].DATAIN
wr_rd_addr[4] => waddr[4].DATAIN
wr_en => read_flag~1.OUTPUTSELECT
wr_en => always1~0.IN0
wr_en => wdata[0].ENA
wr_en => wdata[1].ENA
wr_en => wdata[2].ENA
wr_en => wdata[3].ENA
wr_en => wdata[4].ENA
wr_en => wdata[5].ENA
wr_en => wdata[6].ENA
wr_en => wdata[7].ENA
wr_data[0] => wdata[0].DATAIN
wr_data[1] => wdata[1].DATAIN
wr_data[2] => wdata[2].DATAIN
wr_data[3] => wdata[3].DATAIN
wr_data[4] => wdata[4].DATAIN
wr_data[5] => wdata[5].DATAIN
wr_data[6] => wdata[6].DATAIN
wr_data[7] => wdata[7].DATAIN
rd_en => read_flag~0.OUTPUTSELECT
rd_en => always1~0.IN1
rd_data[0] <= rd_data[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rd_data[1] <= rd_data[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rd_data[2] <= rd_data[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rd_data[3] <= rd_data[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rd_data[4] <= rd_data[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rd_data[5] <= rd_data[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rd_data[6] <= rd_data[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rd_data[7] <= rd_data[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rd_data_valid <= rd_data_valid~reg0.DB_MAX_OUTPUT_PORT_TYPE
busy <= busy~reg0.DB_MAX_OUTPUT_PORT_TYPE
spi_ncs <= spi_ncs~reg0.DB_MAX_OUTPUT_PORT_TYPE
spi_sdio <= data_to_send[7].DB_MAX_OUTPUT_PORT_TYPE
spi_sdo => sdo_in.DATAIN
spi_sck <= spi_sck~reg0.DB_MAX_OUTPUT_PORT_TYPE