smallkeybaord.hier_info

用verilog写的4*4小键盘按键检测程序。本工程已经编译好。可以直接在Atera DE1 Fpga开发板上运行

|smallkeybaord
GPIO1[0] <= GPIO1[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
GPIO1[1] <= GPIO1[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
GPIO1[2] <= GPIO1[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
GPIO1[3] <= GPIO1[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
GPIO2[0] => LEDG~1.OUTPUTSELECT
GPIO2[0] => LEDG~0.OUTPUTSELECT
GPIO2[1] => LEDG~6.DATAA
GPIO2[1] => LEDG~3.OUTPUTSELECT
GPIO2[1] => LEDG~2.OUTPUTSELECT
GPIO2[2] => LEDG~9.DATAA
GPIO2[2] => LEDG~6.OUTPUTSELECT
GPIO2[2] => LEDG~5.OUTPUTSELECT
GPIO2[2] => LEDG~4.OUTPUTSELECT
GPIO2[3] => LEDG~10.OUTPUTSELECT
GPIO2[3] => LEDG~9.OUTPUTSELECT
GPIO2[3] => LEDG~8.OUTPUTSELECT
GPIO2[3] => LEDG~7.OUTPUTSELECT
clk => i[31].CLK
clk => i[30].CLK
clk => i[29].CLK
clk => i[28].CLK
clk => i[27].CLK
clk => i[26].CLK
clk => i[25].CLK
clk => i[24].CLK
clk => i[23].CLK
clk => i[22].CLK
clk => i[21].CLK
clk => i[20].CLK
clk => i[19].CLK
clk => i[18].CLK
clk => i[17].CLK
clk => i[16].CLK
clk => i[15].CLK
clk => i[14].CLK
clk => i[13].CLK
clk => i[12].CLK
clk => i[11].CLK
clk => i[10].CLK
clk => i[9].CLK
clk => i[8].CLK
clk => i[7].CLK
clk => i[6].CLK
clk => i[5].CLK
clk => i[4].CLK
clk => i[3].CLK
clk => i[2].CLK
clk => i[1].CLK
clk => i[0].CLK
clk => LEDG[3]~reg0.CLK
clk => LEDG[2]~reg0.CLK
clk => LEDG[1]~reg0.CLK
clk => LEDG[0]~reg0.CLK
clk => GPIO1[3]~reg0.CLK
clk => GPIO1[2]~reg0.CLK
clk => GPIO1[1]~reg0.CLK
clk => GPIO1[0]~reg0.CLK
LEDG[0] <= LEDG[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
LEDG[1] <= LEDG[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
LEDG[2] <= LEDG[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
LEDG[3] <= LEDG[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE