watch.fit.rpt

一个用VHDL编程基于CPLD的EDA实验板开发可以实现顺计时和倒计时的秒表。要求计时的范围为00.0S~99.9S

+-----------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                       ;
+----------------------------+------------+------+----------------------------+
; Compilation Hierarchy Node ; Macrocells ; Pins ; Full Hierarchy Name        ;
+----------------------------+------------+------+----------------------------+
; |watch                     ; 113        ; 25   ; |watch                     ;
;    |countdown:inst5|       ; 29         ; 0    ; |watch|countdown:inst5     ;
;    |display:inst6|         ; 18         ; 0    ; |watch|display:inst6       ;
;    |keyscan:inst8|         ; 35         ; 0    ; |watch|keyscan:inst8       ;
;    |time:inst|             ; 25         ; 0    ; |watch|time:inst           ;
;    |watch|                 ; 4          ; 0    ; |watch|watch               ;
;       |keyscan:inst8|      ; 4          ; 0    ; |watch|watch|keyscan:inst8 ;
+----------------------------+------------+------+----------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                  ;
+-------------------------------------------+----------+---------+--------------+--------+----------------------+------------------+
; Name                                      ; Location ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ;
+-------------------------------------------+----------+---------+--------------+--------+----------------------+------------------+
; CLK                                       ; PIN_83   ; 50      ; Clock        ; yes    ; On                   ; --               ;
; KEYIN[0]                                  ; PIN_63   ; 36      ; Clock enable ; no     ; --                   ; --               ;
; KEYIN[1]                                  ; PIN_61   ; 36      ; Clock enable ; no     ; --                   ; --               ;
; KEYIN[2]                                  ; PIN_60   ; 36      ; Clock enable ; no     ; --                   ; --               ;
; KEYIN[3]                                  ; PIN_58   ; 36      ; Clock enable ; no     ; --                   ; --               ;
; RESET                                     ; PIN_1    ; 28      ; Async. clear ; no     ; --                   ; --               ;
; time:inst|clk1                            ; LC34     ; 28      ; Clock        ; no     ; --                   ; --               ;
; watch|keyscan:inst8|pre_state.state_bit_0 ; LC58     ; 35      ; Clock enable ; no     ; --                   ; --               ;
; watch|keyscan:inst8|pre_state.state_bit_1 ; LC11     ; 38      ; Clock enable ; no     ; --                   ; --               ;
+-------------------------------------------+----------+---------+--------------+--------+----------------------+------------------+


+---------------------------------------------------------------------+
; Global & Other Fast Signals                                         ;
+------+----------+---------+----------------------+------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
+------+----------+---------+----------------------+------------------+
; CLK  ; PIN_83   ; 50      ; On                   ; --               ;
+------+----------+---------+----------------------+------------------+


+-----------------------------------------------------+
; Non-Global High Fan-Out Signals                     ;
+-------------------------------------------+---------+
; Name                                      ; Fan-Out ;
+-------------------------------------------+---------+
; keyscan:inst8|led3                        ; 49      ;
; watch|keyscan:inst8|pre_state.state_bit_1 ; 38      ;
; KEYIN[0]                                  ; 36      ;
; KEYIN[1]                                  ; 36      ;
; KEYIN[2]                                  ; 36      ;
; KEYIN[3]                                  ; 36      ;
; watch|keyscan:inst8|pre_state.state_bit_0 ; 35      ;
; RESET                                     ; 28      ;
; time:inst|clk1                            ; 28      ;
; countdown:inst5|\pro1:cnt1[0]             ; 24      ;
; countdown:inst5|\pro1:time_up             ; 23      ;
; countdown:inst5|\pro1:cnt1[1]             ; 22      ;
; keyscan:inst8|sell                        ; 22      ;
; countdown:inst5|\pro1:cnt1[3]             ; 21      ;
; countdown:inst5|\pro1:cnt1[2]             ; 21      ;
; time:inst|\timecount:time_reg[0]          ; 20      ;
; keyscan:inst8|add                         ; 20      ;
; time:inst|\timecount:time_reg[2]          ; 19      ;
; countdown:inst5|\pro1:sel_reg[0]          ; 19      ;
; keyscan:inst8|led1                        ; 19      ;
; time:inst|\timecount:time_reg[3]          ; 18      ;
; countdown:inst5|\pro1:sel_reg[1]          ; 18      ;
; countdown:inst5|\pro1:cnt2[0]             ; 17      ;
; display:inst6|cnt[1]                      ; 17      ;
; keyscan:inst8|sel[1]                      ; 17      ;
; keyscan:inst8|sel[0]                      ; 17      ;
; time:inst|\timecount:time_reg[5]          ; 16      ;
; time:inst|\timecount:time_reg[4]          ; 16      ;
; time:inst|\timecount:time_reg[1]          ; 16      ;
; display:inst6|cnt[0]                      ; 16      ;
; time:inst|\timecount:time_reg[7]          ; 15      ;
; countdown:inst5|\pro1:cnt2[1]             ; 15      ;
; time:inst|\timecount:time_reg[6]          ; 15      ;
; countdown:inst5|\pro1:cnt2[3]             ; 14      ;
; countdown:inst5|\pro1:cnt2[2]             ; 14      ;
; countdown:inst5|\pro1:cnt3[0]             ; 12      ;
; countdown:inst5|\pro1:cnt3[1]             ; 9       ;
; time:inst|\timecount:time_reg[8]          ; 9       ;
; countdown:inst5|\pro1:cnt3[3]             ; 8       ;
; countdown:inst5|\pro1:cnt3[2]             ; 8       ;
; time:inst|\timecount:time_reg[9]          ; 7       ;
; time:inst|\divclk:cnt[0]                  ; 7       ;
; time:inst|\divclk:cnt[2]                  ; 7       ;
; time:inst|\divclk:cnt[1]                  ; 7       ;
; time:inst|\divclk:cnt[3]                  ; 6       ;