transmitter.hier_info

基于FPGA的uart控制器

|transmitter
baud_clk => txd~reg0.CLK
baud_clk => txd_done.CLK
baud_clk => txd_cnt[0].CLK
baud_clk => txd_cnt[1].CLK
baud_clk => txd_cnt[2].CLK
baud_clk => txd_cnt[3].CLK
baud_clk => txcnt16[0].CLK
baud_clk => txcnt16[1].CLK
baud_clk => txcnt16[2].CLK
baud_clk => txcnt16[3].CLK
baud_clk => txd_shift[0].CLK
baud_clk => txd_shift[1].CLK
baud_clk => txd_shift[2].CLK
baud_clk => txd_shift[3].CLK
baud_clk => txd_shift[4].CLK
baud_clk => txd_shift[5].CLK
baud_clk => txd_shift[6].CLK
baud_clk => txd_shift[7].CLK
rst => txd~reg0.PRESET
rst => txd_done.ACLR
rst => txd_cnt[0].ACLR
rst => txd_cnt[1].ACLR
rst => txd_cnt[2].ACLR
rst => txd_cnt[3].ACLR
rst => txcnt16[0].ACLR
rst => txcnt16[1].ACLR
rst => txcnt16[2].ACLR
rst => txcnt16[3].ACLR
rst => txd_shift[0].ACLR
rst => txd_shift[1].ACLR
rst => txd_shift[2].ACLR
rst => txd_shift[3].ACLR
rst => txd_shift[4].ACLR
rst => txd_shift[5].ACLR
rst => txd_shift[6].ACLR
rst => txd_shift[7].ACLR
xmit_cmd => process0~0.IN1
txd <= txd~reg0.DB_MAX_OUTPUT_PORT_TYPE
tbuf[0] => Mux12.IN0
tbuf[1] => Mux11.IN0
tbuf[2] => Mux10.IN0
tbuf[3] => Mux9.IN0
tbuf[4] => Mux8.IN0
tbuf[5] => Mux7.IN0
tbuf[6] => Mux6.IN0
tbuf[7] => Mux5.IN0
xmit_done <= txd_done.DB_MAX_OUTPUT_PORT_TYPE