baud_rate.hier_info

基于FPGA的uart控制器

|baud_rate
clk => fre_div_factor[0].CLK
clk => fre_div_factor[1].CLK
clk => fre_div_factor[2].CLK
clk => fre_div_factor[3].CLK
clk => fre_div_factor[4].CLK
clk => fre_div_factor[5].CLK
clk => fre_div_factor[6].CLK
clk => fre_div_factor[7].CLK
clk => fre_div_factor[8].CLK
clk => fre_div_factor[9].CLK
clk => fre_div_factor[10].CLK
clk => fre_div_factor[11].CLK
clk => fre_div_factor[12].CLK
clk => fre_div_factor[13].CLK
clk => baud_clk.CLK
clk => baud_cnt[0].CLK
clk => baud_cnt[1].CLK
clk => baud_cnt[2].CLK
clk => baud_cnt[3].CLK
clk => baud_cnt[4].CLK
clk => baud_cnt[5].CLK
clk => baud_cnt[6].CLK
clk => baud_cnt[7].CLK
clk => baud_cnt[8].CLK
clk => baud_cnt[9].CLK
clk => baud_cnt[10].CLK
clk => baud_cnt[11].CLK
clk => baud_cnt[12].CLK
clk => baud_cnt[13].CLK
rst => baud_clk.ACLR
rst => baud_cnt[0].ACLR
rst => baud_cnt[1].ACLR
rst => baud_cnt[2].ACLR
rst => baud_cnt[3].ACLR
rst => baud_cnt[4].ACLR
rst => baud_cnt[5].ACLR
rst => baud_cnt[6].ACLR
rst => baud_cnt[7].ACLR
rst => baud_cnt[8].ACLR
rst => baud_cnt[9].ACLR
rst => baud_cnt[10].ACLR
rst => baud_cnt[11].ACLR
rst => baud_cnt[12].ACLR
rst => baud_cnt[13].ACLR
rst => fre_div_factor[2].ENA
rst => fre_div_factor[1].ENA
rst => fre_div_factor[0].ENA
rst => fre_div_factor[3].ENA
rst => fre_div_factor[4].ENA
rst => fre_div_factor[5].ENA
rst => fre_div_factor[6].ENA
rst => fre_div_factor[7].ENA
rst => fre_div_factor[8].ENA
rst => fre_div_factor[9].ENA
rst => fre_div_factor[10].ENA
rst => fre_div_factor[11].ENA
rst => fre_div_factor[12].ENA
rst => fre_div_factor[13].ENA
baud_sel[0] => Mux0.IN5
baud_sel[0] => Mux1.IN5
baud_sel[0] => Mux2.IN5
baud_sel[0] => Mux3.IN5
baud_sel[0] => Mux4.IN5
baud_sel[0] => Mux5.IN5
baud_sel[0] => fre_div_factor[1].DATAIN
baud_sel[1] => Mux0.IN4
baud_sel[1] => Mux1.IN4
baud_sel[1] => Mux2.IN4
baud_sel[1] => Mux3.IN4
baud_sel[1] => Mux4.IN4
baud_sel[1] => Mux5.IN4
baud_sel[1] => fre_div_factor[0].DATAIN
bclk <= baud_clk.DB_MAX_OUTPUT_PORT_TYPE