wed.zsf

数字系统设计中的全加器、10进制计数器、2-4译码器、摩尔状态机、2-1路选择器的源代码

D:/Quartus II/ALLPLUS/ALLPLUS.vwf	11955	51805	20	1000	0
D:/Quartus II/ALLPLUS/Waveform1.vwf	0	1000000	20	1000	0
D:/Quartus II/ALLPLUS/db/ALLPLUS.sim.vwf	873519	1000000	507	108688	0
E:/1 专业学习/3 大三（下）/FPGA/实验二/ALLPLUS/db/ALLPLUS.sim.vwf	315018	408420	789	93402	0
ALLPLUS.vwf	0	1000000	20	1000	0