mux_8x1_m.v

来自「包含了四位计数器等基本数字模块的的verilog HDL程序代码,该功能实现,可」· Verilog 代码 · 共 28 行

//////////////////////////////////////////////////////////////////////////////////////////////
//
// Verilog file generated by X-HDL - Revision 3.2.34  Oct. 7, 2003 
// Wed Mar 10 16:53:56 2004
//
//      Input file         : /home/mcgett/temp/paulg/vhdl/mux_8x1.vhd
//      Design name        : MUX_8X1
//      Author             : 
//      Company            : 
//
//      Description        : 
//
//
//////////////////////////////////////////////////////////////////////////////////////////////
//
//
//  Simple 8x1 multiplexor
//
module MUX_8X1 (DIN, SEL, MUXOUT);

   input[7:0] DIN; 
   input[2:0] SEL; 
   output MUXOUT; 
   wire MUXOUT;

   assign MUXOUT = (SEL == 3'b000) ? DIN[0] : (SEL == 3'b001) ? DIN[1] : (SEL == 3'b010) ? DIN[2] : (SEL == 3'b011) ? DIN[3] : (SEL == 3'b100) ? DIN[4] : (SEL == 3'b101) ? DIN[5] : (SEL == 3'b110) ? DIN[6] : DIN[7] ; 
endmodule