topclock.fit.rpt

VHDL写的数字钟

; Fitter Aggressive Routability Optimizations        ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                      ; 1                              ; 1                              ;
; Slow Slew Rate                                     ; Off                            ; Off                            ;
; PCI I/O                                            ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                              ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                          ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                 ; Off                            ; Off                            ;
; Auto Packed Registers -- Cyclone                   ; Auto                           ; Auto                           ;
; Auto Delay Chains                                  ; On                             ; On                             ;
; Auto Merge PLLs                                    ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic ; Off                            ; Off                            ;
; Perform Register Duplication                       ; Off                            ; Off                            ;
; Perform Register Retiming                          ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining             ; Off                            ; Off                            ;
; Fitter Effort                                      ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                    ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication           ; Auto                           ; Auto                           ;
; Auto Register Duplication                          ; Auto                           ; Auto                           ;
; Auto Global Clock                                  ; On                             ; On                             ;
; Auto Global Register Control Signals               ; On                             ; On                             ;
+----------------------------------------------------+--------------------------------+--------------------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Documents and Settings/Administrator.ZHONGNAN-A8BD31/桌面/topclock/topclock.pin.


+-------------------------------------------------------------------+
; Fitter Resource Usage Summary                                     ;
+---------------------------------------------+---------------------+
; Resource                                    ; Usage               ;
+---------------------------------------------+---------------------+
; Total logic elements                        ; 110 / 5,980 ( 2 % ) ;
;     -- Combinational with no register       ; 42                  ;
;     -- Register only                        ; 29                  ;
;     -- Combinational with a register        ; 39                  ;
;                                             ;                     ;
; Logic element usage by number of LUT inputs ;                     ;
;     -- 4 input functions                    ; 15                  ;
;     -- 3 input functions                    ; 14                  ;
;     -- 2 input functions                    ; 45                  ;
;     -- 1 input functions                    ; 31                  ;
;     -- 0 input functions                    ; 5                   ;
;                                             ;                     ;
; Logic elements by mode                      ;                     ;
;     -- normal mode                          ; 75                  ;
;     -- arithmetic mode                      ; 35                  ;
;     -- qfbk mode                            ; 7                   ;
;     -- register cascade mode                ; 0                   ;
;     -- synchronous clear/load mode          ; 12                  ;
;     -- asynchronous clear/load mode         ; 27                  ;
;                                             ;                     ;
; Total LABs                                  ; 14 / 598 ( 2 % )    ;
; Logic elements in carry chains              ; 40                  ;
; User inserted logic elements                ; 0                   ;
; Virtual pins                                ; 0                   ;
; I/O pins                                    ; 34 / 185 ( 18 % )   ;
;     -- Clock pins                           ; 2 / 2 ( 100 % )     ;
; Global signals                              ; 8                   ;
; M4Ks                                        ; 0 / 20 ( 0 % )      ;
; Total memory bits                           ; 0 / 92,160 ( 0 % )  ;
; Total RAM block bits                        ; 0 / 92,160 ( 0 % )  ;
; PLLs                                        ; 0 / 2 ( 0 % )       ;
; Global clocks                               ; 8 / 8 ( 100 % )     ;
; Maximum fan-out node                        ; day1:u4|comb~0      ;
; Maximum fan-out                             ; 38                  ;
; Highest non-global fan-out signal           ; day1:u4|comb~0      ;
; Highest non-global fan-out                  ; 38                  ;
; Total fan-out                               ; 421                 ;
; Average fan-out                             ; 2.88                ;
+---------------------------------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; LogicLock Region Resource Usage                                                                                                                                                                           ;
+------------------+--------+-------+--------+-------------+--------------+-------------+-------+-------+--------------+--------------+-------------------+------------------+-----------------+------------+
; LogicLock Region ; Origin ; Width ; Height ; Logic Cells ; LC Registers ; Memory Bits ; M4Ks  ; Pins  ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ;
+------------------+--------+-------+--------+-------------+--------------+-------------+-------+-------+--------------+--------------+-------------------+------------------+-----------------+------------+
; Root Region      ; X0_Y0  ; 36    ; 22     ; 0 (0)       ; 0 (0)        ; 0 (0)       ; 0 (0) ; 0 (0) ; 0 (0)        ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ;
+------------------+--------+-------+--------+-------------+--------------+-------------+-------+-------+--------------+--------------+-------------------+------------------+-----------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                  ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clk   ; 180   ; 3        ; 35           ; 20           ; 0           ; 9                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; reset ; 152   ; 3        ; 35           ; 12           ; 2           ; 31                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; set   ; 219   ; 2        ; 12           ; 21           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; setd  ; 153   ; 3        ; 35           ; 12           ; 1           ; 6                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; seth  ; 29    ; 1        ; 0            ; 11           ; 0           ; 16                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;