alarm_clock.tan.rpt

可以调整时间和设置闹钟的数字钟(VHDL)

+-------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                           ; EP1C6Q240C8        ;      ;    ;             ;
; Timing Models                                         ; Final              ;      ;    ;             ;
; Default hold multicycle                               ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains             ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                        ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                      ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                 ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements               ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                      ; Off                ;      ;    ;             ;
; Enable Clock Latency                                  ; Off                ;      ;    ;             ;
; Number of source nodes to report per destination node ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                 ; 10                 ;      ;    ;             ;
; Number of paths to report                             ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                          ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                ; Off                ;      ;    ;             ;
; Report IO Paths Separately                            ; Off                ;      ;    ;             ;
+-------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; key_down        ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk'                                                                                                                                                                                                                                                                        ;
+-----------------------------------------+-----------------------------------------------------+---------------------------------------+---------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                                  ; To                                    ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+---------------------------------------+---------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 86.84 MHz ( period = 11.515 ns )                    ; alarm_counter:u4|i_current_time[1][0] ; led_display:U8|clock_out[6]           ; clk        ; clk      ; None                        ; None                      ; 6.810 ns                ;
; N/A                                     ; 86.87 MHz ( period = 11.511 ns )                    ; alarm_counter:u4|i_current_time[5][2] ; led_display:U8|clock_out[1]           ; clk        ; clk      ; None                        ; None                      ; 6.806 ns                ;
; N/A                                     ; 86.88 MHz ( period = 11.510 ns )                    ; alarm_counter:u4|i_current_time[5][2] ; led_display:U8|clock_out[2]           ; clk        ; clk      ; None                        ; None                      ; 6.805 ns                ;
; N/A                                     ; 87.20 MHz ( period = 11.468 ns )                    ; alarm_counter:u4|i_current_time[5][1] ; led_display:U8|clock_out[2]           ; clk        ; clk      ; None                        ; None                      ; 6.763 ns                ;
; N/A                                     ; 87.57 MHz ( period = 11.420 ns )                    ; alarm_counter:u4|i_current_time[2][2] ; led_display:U8|clock_out[6]           ; clk        ; clk      ; None                        ; None                      ; 6.715 ns                ;
; N/A                                     ; 88.07 MHz ( period = 11.355 ns )                    ; alarm_counter:u4|i_current_time[1][3] ; led_display:U8|clock_out[6]           ; clk        ; clk      ; None                        ; None                      ; 6.650 ns                ;
; N/A                                     ; 88.68 MHz ( period = 11.276 ns )                    ; alarm_counter:u4|i_current_time[3][0] ; led_display:U8|clock_out[6]           ; clk        ; clk      ; None                        ; None                      ; 6.571 ns                ;
; N/A                                     ; 89.57 MHz ( period = 11.164 ns )                    ; alarm_counter:u4|i_current_time[1][2] ; led_display:U8|clock_out[6]           ; clk        ; clk      ; None                        ; None                      ; 6.459 ns                ;
; N/A                                     ; 89.90 MHz ( period = 11.124 ns )                    ; alarm_counter:u4|i_current_time[4][0] ; led_display:U8|clock_out[0]           ; clk        ; clk      ; None                        ; None                      ; 6.440 ns                ;
; N/A                                     ; 90.03 MHz ( period = 11.108 ns )                    ; alarm_counter:u4|i_current_time[4][2] ; led_display:U8|clock_out[0]           ; clk        ; clk      ; None                        ; None                      ; 6.424 ns                ;
; N/A                                     ; 90.07 MHz ( period = 11.103 ns )                    ; alarm_counter:u4|i_current_time[5][0] ; led_display:U8|clock_out[2]           ; clk        ; clk      ; None                        ; None                      ; 6.398 ns                ;
; N/A                                     ; 90.34 MHz ( period = 11.069 ns )                    ; alarm_counter:u4|i_current_time[1][1] ; led_display:U8|clock_out[6]           ; clk        ; clk      ; None                        ; None                      ; 6.364 ns                ;
; N/A                                     ; 90.78 MHz ( period = 11.016 ns )                    ; alarm_counter:u4|i_current_time[5][1] ; led_display:U8|clock_out[1]           ; clk        ; clk      ; None                        ; None                      ; 6.311 ns                ;
; N/A                                     ; 90.81 MHz ( period = 11.012 ns )                    ; alarm_counter:u4|i_current_time[2][2] ; led_display:U8|clock_out[0]           ; clk        ; clk      ; None                        ; None                      ; 6.328 ns                ;
; N/A                                     ; 90.83 MHz ( period = 11.009 ns )                    ; alarm_counter:u4|i_current_time[3][2] ; led_display:U8|clock_out[6]           ; clk        ; clk      ; None                        ; None                      ; 6.304 ns                ;
; N/A                                     ; 90.84 MHz ( period = 11.008 ns )                    ; alarm_counter:u4|i_current_time[4][0] ; led_display:U8|clock_out[2]           ; clk        ; clk      ; None                        ; None                      ; 6.324 ns                ;
; N/A                                     ; 91.67 MHz ( period = 10.909 ns )                    ; alarm_counter:u4|i_current_time[3][1] ; led_display:U8|clock_out[6]           ; clk        ; clk      ; None                        ; None                      ; 6.204 ns                ;
; N/A                                     ; 91.85 MHz ( period = 10.887 ns )                    ; alarm_controller:u3|count_a_end       ; led_display:U8|clock_out[6]           ; clk        ; clk      ; None                        ; None                      ; 10.626 ns               ;
; N/A                                     ; 91.87 MHz ( period = 10.885 ns )                    ; alarm_counter:u4|i_current_time[2][2] ; led_display:U8|clock_out[3]           ; clk        ; clk      ; None                        ; None                      ; 6.201 ns                ;
; N/A                                     ; 91.91 MHz ( period = 10.880 ns )                    ; alarm_counter:u4|i_current_time[2][1] ; led_display:U8|clock_out[3]           ; clk        ; clk      ; None                        ; None                      ; 6.196 ns                ;
; N/A                                     ; 91.97 MHz ( period = 10.873 ns )                    ; alarm_counter:u4|i_current_time[5][3] ; led_display:U8|clock_out[2]           ; clk        ; clk      ; None                        ; None                      ; 6.168 ns                ;
; N/A                                     ; 92.00 MHz ( period = 10.870 ns )                    ; alarm_counter:u4|i_current_time[2][3] ; led_display:U8|clock_out[3]           ; clk        ; clk      ; None                        ; None                      ; 6.186 ns                ;