dds.tan.rpt
来自「利用VHDL语言实现在」· RPT 代码 · 共 219 行 · 第 1/5 页
RPT
219 行
; N/A ; 261.30 MHz ( period = 3.827 ns ) ; PL_DPSK2:u2|q[2] ; PL_DPSK2:u2|q[7] ; CLK ; CLK ; None ; None ; 3.566 ns ;
; N/A ; 261.30 MHz ( period = 3.827 ns ) ; PL_DPSK2:u2|q[2] ; PL_DPSK2:u2|q[8] ; CLK ; CLK ; None ; None ; 3.566 ns ;
; N/A ; 262.47 MHz ( period = 3.810 ns ) ; PL_DPSK2:u2|q[7] ; PL_DPSK2:u2|xx1 ; CLK ; CLK ; None ; None ; 3.549 ns ;
; N/A ; 262.47 MHz ( period = 3.810 ns ) ; PL_DPSK2:u2|q[7] ; PL_DPSK2:u2|xx2 ; CLK ; CLK ; None ; None ; 3.549 ns ;
; N/A ; 263.02 MHz ( period = 3.802 ns ) ; PL_DPSK2:u2|q[6] ; PL_DPSK2:u2|q[1] ; CLK ; CLK ; None ; None ; 3.541 ns ;
; N/A ; 263.02 MHz ( period = 3.802 ns ) ; PL_DPSK2:u2|q[6] ; PL_DPSK2:u2|q[2] ; CLK ; CLK ; None ; None ; 3.541 ns ;
; N/A ; 263.02 MHz ( period = 3.802 ns ) ; PL_DPSK2:u2|q[6] ; PL_DPSK2:u2|q[3] ; CLK ; CLK ; None ; None ; 3.541 ns ;
; N/A ; 263.02 MHz ( period = 3.802 ns ) ; PL_DPSK2:u2|q[6] ; PL_DPSK2:u2|q[4] ; CLK ; CLK ; None ; None ; 3.541 ns ;
; N/A ; 263.02 MHz ( period = 3.802 ns ) ; PL_DPSK2:u2|q[6] ; PL_DPSK2:u2|q[5] ; CLK ; CLK ; None ; None ; 3.541 ns ;
; N/A ; 263.02 MHz ( period = 3.802 ns ) ; PL_DPSK2:u2|q[6] ; PL_DPSK2:u2|q[6] ; CLK ; CLK ; None ; None ; 3.541 ns ;
; N/A ; 263.02 MHz ( period = 3.802 ns ) ; PL_DPSK2:u2|q[6] ; PL_DPSK2:u2|q[7] ; CLK ; CLK ; None ; None ; 3.541 ns ;
; N/A ; 263.02 MHz ( period = 3.802 ns ) ; PL_DPSK2:u2|q[6] ; PL_DPSK2:u2|q[8] ; CLK ; CLK ; None ; None ; 3.541 ns ;
; N/A ; 272.70 MHz ( period = 3.667 ns ) ; PL_DPSK2:u2|q[1] ; PL_DPSK2:u2|q[1] ; CLK ; CLK ; None ; None ; 3.406 ns ;
; N/A ; 272.70 MHz ( period = 3.667 ns ) ; PL_DPSK2:u2|q[1] ; PL_DPSK2:u2|q[2] ; CLK ; CLK ; None ; None ; 3.406 ns ;
; N/A ; 272.70 MHz ( period = 3.667 ns ) ; PL_DPSK2:u2|q[1] ; PL_DPSK2:u2|q[3] ; CLK ; CLK ; None ; None ; 3.406 ns ;
; N/A ; 272.70 MHz ( period = 3.667 ns ) ; PL_DPSK2:u2|q[1] ; PL_DPSK2:u2|q[4] ; CLK ; CLK ; None ; None ; 3.406 ns ;
; N/A ; 272.70 MHz ( period = 3.667 ns ) ; PL_DPSK2:u2|q[1] ; PL_DPSK2:u2|q[5] ; CLK ; CLK ; None ; None ; 3.406 ns ;
; N/A ; 272.70 MHz ( period = 3.667 ns ) ; PL_DPSK2:u2|q[1] ; PL_DPSK2:u2|q[6] ; CLK ; CLK ; None ; None ; 3.406 ns ;
; N/A ; 272.70 MHz ( period = 3.667 ns ) ; PL_DPSK2:u2|q[1] ; PL_DPSK2:u2|q[7] ; CLK ; CLK ; None ; None ; 3.406 ns ;
; N/A ; 272.70 MHz ( period = 3.667 ns ) ; PL_DPSK2:u2|q[1] ; PL_DPSK2:u2|q[8] ; CLK ; CLK ; None ; None ; 3.406 ns ;
; N/A ; 273.67 MHz ( period = 3.654 ns ) ; PL_DPSK2:u2|q[8] ; PL_DPSK2:u2|xx1 ; CLK ; CLK ; None ; None ; 3.393 ns ;
; N/A ; 273.67 MHz ( period = 3.654 ns ) ; PL_DPSK2:u2|q[8] ; PL_DPSK2:u2|xx2 ; CLK ; CLK ; None ; None ; 3.393 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; PL_DPSK2:u2|q[5] ; PL_DPSK2:u2|q[1] ; CLK ; CLK ; None ; None ; 3.354 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; PL_DPSK2:u2|q[5] ; PL_DPSK2:u2|q[2] ; CLK ; CLK ; None ; None ; 3.354 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; PL_DPSK2:u2|q[5] ; PL_DPSK2:u2|q[3] ; CLK ; CLK ; None ; None ; 3.354 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; PL_DPSK2:u2|q[5] ; PL_DPSK2:u2|q[4] ; CLK ; CLK ; None ; None ; 3.354 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; PL_DPSK2:u2|q[5] ; PL_DPSK2:u2|q[5] ; CLK ; CLK ; None ; None ; 3.354 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; PL_DPSK2:u2|q[5] ; PL_DPSK2:u2|q[6] ; CLK ; CLK ; None ; None ; 3.354 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; PL_DPSK2:u2|q[5] ; PL_DPSK2:u2|q[7] ; CLK ; CLK ; None ; None ; 3.354 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; PL_DPSK2:u2|q[5] ; PL_DPSK2:u2|q[8] ; CLK ; CLK ; None ; None ; 3.354 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; PL_DPSK2:u2|q[2] ; PL_DPSK2:u2|xx1 ; CLK ; CLK ; None ; None ; 3.320 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; PL_DPSK2:u2|q[2] ; PL_DPSK2:u2|xx2 ; CLK ; CLK ; None ; None ; 3.320 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; PL_DPSK2:u2|q[3] ; PL_DPSK2:u2|q[1] ; CLK ; CLK ; None ; None ; 3.286 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; PL_DPSK2:u2|q[3] ; PL_DPSK2:u2|q[2] ; CLK ; CLK ; None ; None ; 3.286 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; PL_DPSK2:u2|q[3] ; PL_DPSK2:u2|q[3] ; CLK ; CLK ; None ; None ; 3.286 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; PL_DPSK2:u2|q[3] ; PL_DPSK2:u2|q[4] ; CLK ; CLK ; None ; None ; 3.286 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; PL_DPSK2:u2|q[3] ; PL_DPSK2:u2|q[5] ; CLK ; CLK ; None ; None ; 3.286 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; PL_DPSK2:u2|q[3] ; PL_DPSK2:u2|q[6] ; CLK ; CLK ; None ; None ; 3.286 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; PL_DPSK2:u2|q[3] ; PL_DPSK2:u2|q[7] ; CLK ; CLK ; None ; None ; 3.286 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; PL_DPSK2:u2|q[3] ; PL_DPSK2:u2|q[8] ; CLK ; CLK ; None ; None ; 3.286 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; DDS1:u1|REG7B:u5|DOUT[2] ; DDS1:u1|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_hq21:auto_generated|ram_block1a0~porta_address_reg2 ; CLK ; CLK ; None ; None ; 3.187 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; PL_DPSK2:u2|q[6] ; PL_DPSK2:u2|xx1 ; CLK ; CLK ; None ; None ; 3.272 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; PL_DPSK2:u2|q[6] ; PL_DPSK2:u2|xx2 ⌨️ 快捷键说明
复制代码Ctrl + C
搜索代码Ctrl + F
全屏模式F11
增大字号Ctrl + =
减小字号Ctrl + -
显示快捷键?