half_clk.cdf

这是序列检测器。串行序列产生是指根据时钟和相应的控制信号

/* Quartus II Version 6.0 Build 178 04/27/2006 SJ Full Version */
JedecChain;
	FileRevision(JESD32A);
	DefaultMfr(6E);

	P ActionCode(Ign)
		Device PartName(EPF10K10T144) MfrSpec(OpMask(0) FullPath("half_clk.sof"));

ChainEnd;

AlteraBegin;
	ChainType(Download);
AlteraEnd;