d.v

来自「一个圣诞彩灯控制芯片的vrilog源代码」· Verilog 代码 · 共 10 行

module d(q,d,clk);
input d,clk;
output q;
reg q;

always@(posedge clk)
  q<=d;

endmodule