star_twinkle.v

来自「一个圣诞彩灯控制芯片的vrilog源代码」· Verilog 代码 · 共 64 行

module star_twinkle(l1,l2,l3,l4,c,clk,reset,en);
    output [1:0] l1,l2,l3,l4;
    output c;
    input clk,reset,en;
    reg [1:0] l1,l2,l3,l4;
    reg c;
    reg  i;
            
   // initial
   //     begin
   //         i=0;
   //         l1=0;
   //         l2=0;
   //         l3=0;
   //         l4=0;
   //     end    
    
    always@(posedge clk or negedge reset)
      begin
        if(reset==1'b0)
          begin
            i<=1'b0;
            l1<=2'b00;
            l2<=2'b00;
            l3<=2'b00;
            l4<=2'b00;
            c<=1'b0;
          end    
        else if(en==1'b1)
          begin
            if(i<1'b1)
                begin
                    l1<=2'b11;
                    l2<=2'b11;
                    l3<=2'b11;
                    l4<=2'b11;
                    c<=1'b0;
                end 
                 else if(i==1'b1)
                         begin
                           l1<=2'b00;
                           l2<=2'b00;
                           l3<=2'b00;
                           l4<=2'b00;
                           c<=1'b1;
                         end 
                if(i==1'b1)
                 i<=1'b0;
                else
                 i<=i+1'b1;
                end
    else
       begin
         l1<=2'b00;
         l2<=2'b00;
         l3<=2'b00;
         l4<=2'b00;
         i<=1'b0;
         c<=1'b0;
       end 
  
end
endmodule